paper:synthesizable finit state machine design techniques using the new systemverilog 3.0 enhancements之全0/1/z/x的SV写法

posted @ 2016-05-09 08:56  CHIPER  阅读(177)  评论(0)    收藏  举报