摘要: 上图是用与非门实现的D触发器的逻辑结构图,CP是时钟信号输入端,S和R分别是置位和清零信号,低有效; D是信号输入端,Q信号输出端;这里先说一下D触发器实现的原理:(假设S和R信号均为高,不进行置位和清零操作)CP=0时: G3和G4关闭,Q3和Q4输出为’1’。那么G5和G6打开,Q5=D,Q6= 阅读全文
posted @ 2016-09-16 19:00 CHIPER 阅读(2907) 评论(1) 推荐(0)
摘要: 阅读全文
posted @ 2016-09-14 23:16 CHIPER 阅读(3296) 评论(0) 推荐(1)
摘要: 阅读全文
posted @ 2016-09-14 23:12 CHIPER 阅读(3853) 评论(0) 推荐(1)
摘要: 阅读全文
posted @ 2016-09-14 23:11 CHIPER 阅读(3112) 评论(0) 推荐(1)
摘要: 阅读全文
posted @ 2016-09-13 22:40 CHIPER 阅读(7811) 评论(0) 推荐(1)
摘要: 阅读全文
posted @ 2016-09-12 22:40 CHIPER 阅读(10778) 评论(0) 推荐(2)
摘要: 阅读全文
posted @ 2016-09-12 22:30 CHIPER 阅读(1142) 评论(0) 推荐(1)
摘要: 阅读全文
posted @ 2016-09-12 21:55 CHIPER 阅读(913) 评论(0) 推荐(1)
摘要: 阅读全文
posted @ 2016-09-12 21:45 CHIPER 阅读(3126) 评论(0) 推荐(1)
摘要: 阅读全文
posted @ 2016-09-12 21:44 CHIPER 阅读(412) 评论(0) 推荐(1)
摘要: 阅读全文
posted @ 2016-09-12 21:35 CHIPER 阅读(541) 评论(0) 推荐(1)
摘要: 阅读全文
posted @ 2016-09-09 23:27 CHIPER 阅读(1215) 评论(1) 推荐(2)
摘要: 阅读全文
posted @ 2016-09-09 23:18 CHIPER 阅读(495) 评论(0) 推荐(1)
摘要: 阅读全文
posted @ 2016-09-09 23:01 CHIPER 阅读(2476) 评论(0) 推荐(0)
摘要: 阅读全文
posted @ 2016-09-09 22:53 CHIPER 阅读(2101) 评论(0) 推荐(1)