FIFO设计思考之一

不管同步FIFO还是异步FIFO,设计难点是full/empty状态flag的正确性。

要保证任何情况 FULL时NO WRITE,EMPTY时NO READ。overflow / underflow都会有数据传输错误。

posted @ 2015-12-28 08:46  CHIPER  阅读(455)  评论(0)    收藏  举报