工作记录 - 随笔分类 - CHIPER

该文被密码保护。

posted @ 2016-06-07 19:28 CHIPER 阅读(3) 评论(0) 推荐(0)

编写testplan

摘要：编写验证计划是验证工作核心技能。衡量标准是完备性。可是写一个完备的验证计划，才开始不是一件容易的事情，需要不断的练习实践。1.验证计划主要从设计的futurelist中提取。复杂的futurelist要分解，分解到不能最小功能为止。不同futurelist要组合，多种功能要交叉验证。通常以... 阅读全文

posted @ 2015-12-29 09:20 CHIPER 阅读(970) 评论(0) 推荐(0)

verilog disable 用法（易错！）

摘要：disable语句可以退出任何循环，能够终止任何begin..end块的执行，用于仿真验证中。例如begin:onefor(i=1;i<5;i=i+1)begin:twoif(a==0)disable one; //从one这个begin..end 中跳出，终止了forif(a==1)disable... 阅读全文

posted @ 2015-12-03 10:12 CHIPER 阅读(6432) 评论(0) 推荐(1)

modelsim安装调试

摘要：modelsim,debug:“unable to checkout a viewer license necessary for use of the modelsim graphical user interface.Vsim is closing”Modelsim 安装破解 unable to... 阅读全文

posted @ 2015-11-14 19:48 CHIPER 阅读(748) 评论(0) 推荐(0)

verilog random使用

摘要：“$random函数调用时返回一个32位的随机数，它是一个带符号的整形数...”,并给出了一个例子：_____________________________________________________EX-1: reg[23:0] rand; rand=$random % 60; //产生一个... 阅读全文

posted @ 2015-11-04 14:49 CHIPER 阅读(2461) 评论(0) 推荐(0)

VNC(远程登录软件)之终端无法输入问题

该文被密码保护。

posted @ 2015-11-02 13:46 CHIPER 阅读(9) 评论(0) 推荐(0)

关于$test$plusargs和$value$plusargs的小结

摘要：见：http://www.cnblogs.com/nanoty/p/4355245.html 阅读全文

posted @ 2015-09-26 20:01 CHIPER 阅读(262) 评论(0) 推荐(0)

工作好习惯（18之后）

摘要：1.建议每一次项目design要审阅。出于团队建设的目的。以后若干项目，o18C估计是最复杂的项目了。新员工会源源不断的进来，项目模块永远是之前的同事掌控，项目进度推动迅速，但我们不是土匪，干完一票就不干了，团队成员优势互补还要相互重叠，这样团队才能长青不衰。从团队成员来讲，我一直坚信分享互动才... 阅读全文

posted @ 2015-09-19 00:20 CHIPER 阅读(197) 评论(0) 推荐(0)

timeslot概念（还是不太懂呀！！）

摘要：rules:1. event.triggered只会保持一个time_slot，在下一个time_slot将会丢失这个标记，如果不能保证在每一个time_slot都会检测到这个标志，那么将会丢失这个标志。2. 必须保证在->event的同一个或之前的time_slot开始检测triggered.3.... 阅读全文

posted @ 2015-09-17 14:51 CHIPER 阅读(2956) 评论(0) 推荐(0)

fshc模块fsch2mcu_if理解

摘要：fshc2mcu_if中包括ahb2reg/ahb2fifo两个文件，都是协议转换文件。ahb2reg下游文件是reg files,ahb2fifo下游文件是fifo控制器。所有的配置和flag都是要保存在reg files中的。fifo的空满flag也要保存在reg 中，所以有fifo wappe... 阅读全文

posted @ 2015-09-15 12:58 CHIPER 阅读(375) 评论(0) 推荐(0)

UART中RTS、CTS

摘要：RTS （Require ToSend，发送请求）为输出信号，用于指示本设备准备好可接收数据，低电平有效，低电平说明本设备可以接收数据。CTS （Clear ToSend，发送允许）为输入信号，用于判断是否可以向对方发送数据，低电平有效，低电平说明本设备可以向对方发送数据。此处有人将CTS翻译为发送... 阅读全文

posted @ 2015-03-04 13:20 CHIPER 阅读(3196) 评论(0) 推荐(1)

Verdi：内存不足

摘要：如果进行Verdi compile时，出现memory资源不够用。有可能case中出现了问题（或许发生了死循环，造成内存严重占用），此时尽量瘦身TC_FILE_LIST文件，缩小问题case的范围。阅读全文

posted @ 2015-03-02 16:53 CHIPER 阅读(748) 评论(0) 推荐(0)

迅速看懂模块

摘要：1.多看spec，理解该module在系统上的作用，理解系统。2.搞清该module的Ports意义。3.搞清楚该module的function。4.搞清楚该module大概有哪几部分构成，尽可能量化该模块，逐一看懂内部细节。5.最顶层的细节，借助仿真case，搞懂。总体是：有顶层逐一看到底层，有抽... 阅读全文

posted @ 2015-02-08 13:37 CHIPER 阅读(185) 评论(0) 推荐(0)

FSHC之MCU接口部分理解

摘要：|_____________||_____| |___________|| |-----|AHB |-------------------------------winc------------>| || |-----|2|------------------------------------r... 阅读全文

posted @ 2015-02-05 10:52 CHIPER 阅读(679) 评论(0) 推荐(0)

AHB2reg接口转换

摘要：1 assign mcu_xxx_addr = (rd_after_wr_reg || reg_valid_write_trans) ? 2 haddr_reg[ADDR_WIDTH+1:2] : haddr[ADDR_WIDTH+1:2]; 3 assign m... 阅读全文

posted @ 2015-02-04 20:09 CHIPER 阅读(561) 评论(0) 推荐(0)

fshc之请求仲裁机制的代码分析

摘要：1 always@(posedge spi_clk or negedge spiclk_rst_n) 2 begin 3 if(~spiclk_rst_n) 4 arbiter2cache_ack_r <=1'b0; 5 else if(cache_req_sclk && ... 阅读全文

posted @ 2015-02-04 13:47 CHIPER 阅读(411) 评论(0) 推荐(0)

fshc之请求仲裁机制(from mcu and cache)

摘要：1.arbiter模块本身放在sclk时钟域，但是输入都是来之HCLK时钟域。2.当MCU/CACHE访问FSHC时，FSHC不接受其他请求，FSHC只可以同时处理一个请求的操作。3.如果原子操作有效，这FSHC不会响应CACHE请求。4.一旦请求成功，仲裁器就会一直保持请求，直到当前请求对应的操作... 阅读全文

posted @ 2015-02-04 09:54 CHIPER 阅读(485) 评论(0) 推荐(0)

CM3中数据传输对齐/非对齐方式

摘要：在CM3中，非对齐的数据传输只发生在常规的数据传送指令中，如LDR、LDRH、LDRSH。其他指令则不支持，包括：1.多个数据的加载、存储（LDM/STM）。2.堆栈操作PUSH、POP。3.互斥访问（LDREX/STREX）。如果非对齐会导致一个用法的FAULT。4.位带操作。因为只有LSB有效，... 阅读全文

posted @ 2015-02-03 16:48 CHIPER 阅读(1515) 评论(0) 推荐(0)

技能需求（职业发展要求）

该文被密码保护。

posted @ 2015-01-20 16:37 CHIPER 阅读(9) 评论(0) 推荐(0)

C/SV/VERILOG语句块界定符不一样

摘要：C是一对大括号{}SV /VERILOG 是begin...end 阅读全文

posted @ 2015-01-06 11:03 CHIPER 阅读(245) 评论(0) 推荐(0)

专注低功耗设计（2016）

随笔分类 - 工作记录