随笔分类 -  FPGA入门

HDLbits的一点记录
摘要：4.Verification：Reading Simulations 4.1Finding bugs in code 4.1.1Bugs Mux2 题目： module top_module ( input sel, input [7:0] a, input [7:0] b, output out 阅读全文
posted @ 2023-01-09 18:14 波涛入海 阅读(45) 评论(0) 推荐(0)