随笔分类 -  Verilog

摘要：http://hi.baidu.com/hieda/blog/item/e54301f44d87e4ddf2d385c3.html9.0 阻塞赋值 & 简单例子 有许多将Verilog和Verilog综合的书，它们举了很多成功地利用“阻塞赋值”为一些简单的时序电路建模的小例子。例13是一个在大多数 Verilog书本里用来为一个触发器（flip-flop）建模的例子（这是简单而有缺陷的阻塞赋值建模，但是它确实可以工作）： module dffb (q, d, clk, rst); output q; input d, clk, rst; reg q; always @(posedge 阅读全文

摘要：http://hi.baidu.com/hieda/blog/item/4a7f238220e256a60cf4d2c2.html源文件作者：Clifford E. Cummings （Sunburst Design, Inc.） 原标题：Nonblocking Assignments in Verilog Synthesis, Coding Styles That Kill! ATTN： 所有括号内“外注”为理解方便或有疑问的地方，原文里并没有。所有翻译都是为遵循“共同进步”的理想但并没有去努力得到原作者的任何书面和其它方式许可，所以仅供大家参考。本人英文和设计水平都极有限，所以不能保证与原 阅读全文

摘要：http://hi.baidu.com/hieda/blog/item/ddcc9350b74940581038c2d0.html一般认为Verilog HDL在系统级抽象方面比VHDL略差一些，而在门级开关电路描述方面比VHDL要强的多写了第一个verilog程序，是一个加法器内容如下module adder(count,sum,a,b,cin);input[2:0] a,b;input cin;output count;output [2:0] sum;assign{count,sum}=a+b+cin;endmodule开始编译出现了几次错误，后来发现给实体的命名和程序中实体要一致而且大 阅读全文

摘要：http://www.cnblogs.com/lunix/archive/2011/05/09/nonblocking_assignment.html对《Nonblocking Assignments in Verilog Synthesis, Coding Styles That Kill》一文的笔记介绍在逻辑解码的时候，两个众所周知的编码指导规则是：• Guideline: Use blocking assignments in always blocks that are written to generate combinational logic.• Guideline: Use n 阅读全文

摘要：http://www.cnblogs.com/lunix/archive/2010/12/31/rtl_coding_styles_that_yield_simulation_and_synthesis_mismatches.html1.0 简介ASIC或者FPGA设计就是把一个想法或者概念转换成物理实现的过程。这篇文章讨论了HDL编码风格所造成的RTLGate-level仿真的不一致的几种情况。它的一个基本的判定规则是，符合以下两种情况的编码风格是坏的编码风格。 提供给HDL仿真器的关于设计的信息不能传送给综合工具 综合开关提供给综合工具的信息在仿真器中不可得 如果上犯了上两条禁忌，就会造成 阅读全文