皮皮祥的博客

摘要： RS485是一种常见的通讯接口方式，在我们的实际产品中也是多次使用。但我们平常并不会去过多考虑某一实现的细节问题，不过最近我们遇到了一个因如上下拉电阻的选择问题而造成的通讯故障，所以在这一片中我们来讨论一下RS485总线上下拉电阻的选择问题。 1、出现的问题 前段时间在调试多个站点的Modbus通讯 阅读全文

摘要： 差分运算放大电路，对共模信号得到有效抑制，而只对差分信号进行放大，因而得到广泛的应用。 1、如下图是差分电路的电路构型 目标处理电压：是采集处理电压，比如在系统中像母线电压的采集处理，还有像交流电压的采集处理等。 差分同相/反相分压电阻：为了得到适合运放处理的电压，需要将高压信号进行分压处理，如图中 阅读全文

摘要： 串口、COM口、UART口, TTL、RS-232、RS-485区别详解 1、串口、COM口是指的物理接口形式(硬件)。而TTL、RS-232、RS-485是指的电平标准(电信号)。 2、接设备的时候，一般只接GND RX TX。不会接Vcc或者+3.3v的电源线，避免与目标设备上的供电冲突。 3、 阅读全文

摘要： 在嵌入式系统中经常会应用到很多通讯协议，如：RS232协议、RS485协议、轻量级TCP/IP协议、LoRa和Zigbee等多种协议，本篇文章和大家分享一下嵌入式开发中最为常用的RS232和RS485的区别(单片机开发中也经常使用到) 介绍 RS232是1970年由美国电子工业协会(EIA)联合贝尔 阅读全文

摘要： 在讲上拉下拉之前先，先讲讲什么是强1强0，高阻态，弱1弱0； 图一 如图可见：所谓强1，就是output直接接到vcc上，这样可以保证output后的器件的高电平识别门限，输出电平逻辑可以保证为1；同理，强0，就是直接接地，这样可以保证输出电平逻辑可以保证为0；高阻态即处于断开状态；（如果两个开关同 阅读全文

摘要： 为什么计算setup time的slack时需要考虑加周期，hold time时不需要？ 总结一： 因为计算setup time时，由于存在数据传输data delay，Launch edge与Capture edge并不对应时钟信号source clock的同一个时钟沿，因此需要考虑加周期。单时钟 阅读全文

摘要： 笔者这段时间在找工作中发现，关于时序分析的基础概念，时序关系表达式及时序违例计算几乎是每个IC/FPGA岗位笔试面试的必考内容。就此，从建立保持时间裕量出发，夯实基础。本文主要是对之前转载博客【时序约束学习笔记1】Vivado入门与提高--第12讲 时序分析中的基本概念和术语 做一些总结和个人理解。 阅读全文

摘要： FPGA中几个基本的重要的时序分析参数介绍(fmax\tsu\th\tco\tpd) FPGA中的几个基本的重要的时序分析参数： fMAX（最大时钟频率）：在不违背内部建立时间tsu和保持时间th要求下可以达到的最大时钟频率； tSU（时钟建立时间）：在寄存器的时钟信号已经在时钟引脚建立之前，经由数 阅读全文

摘要： （1）时序裕量 裕量（Slack）是实际所用时间和设计所需时间的差值，表示设计是否满足时序的一个称谓：正的Slack表示满足时序（时序的裕量），负的Slack表示不满足时序（时序的欠缺量）。Slack分为建立时间裕量和保持时间裕量。 图1.1 时序的基本概念图（1） 图1.2 时序的节本概念图（2） 阅读全文

摘要： 请问intra-clock path 和inter-clock paths两个的区别是什么？分别针对的是什么类型的时序不满足？ 下图是其中一条不满足的时序，请问如何定位解决？步骤是怎样的？ 答： intra-clock path: 同一个时钟域下的路径分析 inter-clock paths: 跨时 阅读全文