摘要：因为STM32的FLASH擦写次数有限（大概为1万次），所以为了延长FLASH的使用时间，我们平时调试时可以选择在SRAM中进行硬件调试。除此之外，SRAM 存储器的写入速度比在内部 FLASH 中要快得多，所以下载程序到SRAM中的速度较快。 所以我们很有必要建立两个版本的工程配置，在SRAM中调 阅读全文

摘要：1、sof文件 sof文件是编译（分析、综合、布线、生成、时序）过程中生成的一个文件，如下图红圈过程中所示， 生成的sof文件是可以直接通过JTAG口下载到FPGA的SRAM中去并直接执行。所以sof文件可以“看成”是raw binary文件，当然还是有区别的，就相当于HEX文件和BIN文件的区别一 阅读全文

摘要：https://www.runoob.com/w3cnote/verilog2-fast2slow.html 慢时钟域采集从快时钟域传输来的信号时，需要根据信号的特点来进行同步处理。对于单 bit 信号，一般可根据电平信号和脉冲信号来区分。 电平信号同步同步逻辑设计中，电平信号是指长时间保持不变的信 阅读全文

摘要：关键词：触发器，锁存器 Latch 的含义 锁存器（Latch），是电平触发的存储单元，数据存储的动作取决于输入时钟（或者使能）信号的电平值。仅当锁存器处于使能状态时，输出才会随着数据输入发生变化。 当电平信号无效时，输出信号随输入信号变化，就像通过了缓冲器；当电平有效时，输出信号被锁存。激励信号的 阅读全文

摘要：文章目录 一、同步信号的边沿检测 二、异步信号的边沿检测（适用同步） 边沿检测，就是 检测输入信号的上升沿和下降沿。在设计数字系统时，边沿检测是一种很重要的设计思想。 通常情况下，always块的敏感信号列表中可以直接用posedge和negedge来提取上升沿和下降沿， 但是要在always程序块 阅读全文

摘要：目录 跨时钟域处理 1.单bit跨时钟(控制信号) 2.多bit跨时钟(数据信号) 参考文章 跨时钟域处理 传输信号分为控制信号和数据信号 1.单bit跨时钟(控制信号) 慢到快：由于快时钟域的可以采集到慢时钟域的信号，所以两级同步器直接 同步即可，即电平信号同步 快到慢：此时，快时钟域的信号相对于 阅读全文

摘要：1. 偏移约束的作用 偏移约束（Offset Constraint）用来定义一个外部时钟引脚（Pad）和数据输入输出引脚之间的时序关系，这种时序关系也被称为器件上的Pad-to-Setup或Clock-to-Out路径。这些约束对与外部元器件相连的接口十分重要，在这里，需要解释两个术语： Pad-t 阅读全文