随笔分类 -  verilog学习笔记

1 2 下一页
verilog学习笔记，他妈的，不容易。
verilog的$dumpfile和$dumpvar系统任务详解
摘要：$dumpfile和$dumpvar是verilog语言中的两个系统任务，可以调用这两个系统任务来创建和将指定信息导入VCD文件。 什么是VCD文件?VCD文件是在对设计进行的仿真过程中，记录各种信号取值变化情况的信息记录文件。EDA工具通过读取 VCD格式的文件，显示图形化的仿真波形，所以，可以把VCD文件简单地视为波形记录文件.)下面分别描述它们的用法并 举例说明之。。。。。 阅读全文
posted @ 2010-12-15 10:51 安达米特 阅读(3713) 评论(0) 推荐(3)
（转）使用Modelsim来Simulate Altera ip core
摘要：本文介绍了使用Modelsim来Simulate Altera ip core。。。。。。。。。。。。。。 阅读全文
posted @ 2009-03-19 13:43 安达米特 阅读(915) 评论(2) 推荐(0)
（转）Modelsim SE仿真ISE下定制的ROM
摘要：本文介绍了Modelsim SE仿真ISE下定制的ROM。。。。。。。。。。 阅读全文
posted @ 2009-03-19 13:38 安达米特 阅读(1007) 评论(0) 推荐(0)
（转）inout端口在VerilogHDL中的仿真
摘要：本文转自“璐珈山之鹰”的qzone，简明介绍了inout端口在VerilogHDL中的仿真。。。。。。。 阅读全文
posted @ 2009-03-19 13:35 安达米特 阅读(1129) 评论(0) 推荐(0)
（原创）FPGA仿真简明介绍
摘要：FPGA仿真，主要有FPGA厂家软件仿真和第三方EDATool仿真两种方式。。。。。。。。。 阅读全文
posted @ 2009-01-11 11:52 安达米特 阅读(1817) 评论(0) 推荐(0)
（转）如何编写testbench的总结（非常实用的总结）
摘要：如何编写testbench的总结（非常实用的总结） 。。。。。。。。。。。。。。 阅读全文
posted @ 2009-01-08 17:35 安达米特 阅读(7453) 评论(0) 推荐(2)
(转)一个Altera的乘加实例
摘要：从Altera公司网站摘了一个乘加器实例。。。。。。。。。。 阅读全文
posted @ 2009-01-07 15:27 安达米特 阅读(492) 评论(0) 推荐(0)
（转）.sdc文件解说（英文版）
摘要：.sdc文件是ASCII文本文件，他有两种可能，即synopsys和synplify两种软件生成。其具体是什么，我摘录了Altera公司的Definition。。。。。。。。 阅读全文
posted @ 2009-01-07 11:34 安达米特 阅读(1505) 评论(0) 推荐(0)
（原创）Altera器件编程详细介绍
摘要：本文对Altera器件的编程进行详解，希望多多点评哦。。。。。。。。。。 阅读全文
posted @ 2008-12-26 00:56 安达米特 阅读(1691) 评论(0) 推荐(0)
（原创）verilog2001中generate的精妙用法
摘要：本文简单总结了一下verilog2001中generate的精妙用法，并含义应用实例。。。。。。。。。。。。 阅读全文
posted @ 2008-12-24 22:50 安达米特 阅读(3751) 评论(0) 推荐(0)
（原创）VHDL与verilog中if判断条件的一点小区别
摘要：近日进行VHDL和verilog混合编程时，发现其间if判断条件的一点小区别，归纳如下。。。。。。。。。。。。 阅读全文
posted @ 2008-12-09 11:31 安达米特 阅读(2233) 评论(3) 推荐(0)
N分频verilog设计
只有注册用户登录后才能阅读该文。
posted @ 2008-11-28 11:15 安达米特 阅读(102) 评论(3) 推荐(0)
MOS开关（verilog）
只有注册用户登录后才能阅读该文。
posted @ 2008-11-28 11:09 安达米特 阅读(76) 评论(0) 推荐(0)
Crystals and Oscillators(关于晶振的文章)
只有注册用户登录后才能阅读该文。
posted @ 2008-11-21 14:07 安达米特 阅读(54) 评论(0) 推荐(0)
Modelsim SE/PE/XE三版本区别
只有注册用户登录后才能阅读该文。
posted @ 2008-11-19 22:04 安达米特 阅读(69) 评论(0) 推荐(0)
欢迎加入我的“疯狂的FPGA”技术交流小组
摘要：本小组是关于FPGA的专业技术交流小组。。。。。。 技术内容包括：Verilog HDL和VHDL设计语言、SOPC设计、OpenCore交流等等。。。。。。 阅读全文
posted @ 2008-10-28 17:28 安达米特 阅读(499) 评论(0) 推荐(0)
JTAG 调试用到的TCK、TMS、TDI、TDO 和 TRST 引脚说明
只有注册用户登录后才能阅读该文。
posted @ 2008-10-28 11:48 安达米特 阅读(126) 评论(0) 推荐(0)
如何使用Verilog HDL的实例数组
只有注册用户登录后才能阅读该文。
posted @ 2008-10-28 10:59 安达米特 阅读(94) 评论(0) 推荐(0)
（原创）FPGA中几个基本的重要的时序分析参数介绍(fmax\tsu\th\tco\tpd)
只有注册用户登录后才能阅读该文。
posted @ 2008-10-26 22:07 安达米特 阅读(111) 评论(2) 推荐(0)
什么是格雷码（Gray Code），为何如何使用格雷码
摘要：本文介绍了什么是格雷码（Gray Code），以及为何如何使用格雷码，最后用实例演示了binary和gray码的相互转换，并附以格雷码与二进制互换的verilog代码。 阅读全文
posted @ 2008-10-20 11:09 安达米特 阅读(3544) 评论(2) 推荐(0)

1 2 下一页