随笔分类 -  接口笔记

项目报告：各模块数据流情况和资源消耗
摘要：简介： 对于写在秋招简历上的项目，本人在此进行一些讲解和分析；其中讲解主要包括： 基于FPGA实现的多通道视频采集卡（2023年集创赛FPGA赛道题目）多通道车载自动驾驶传感器数据采集系统（实验室项目）UDP协议万兆以太网收发及FPGA验证（个人项目）这三个项目之中的模块。一些模块在多个项目中都存在 阅读全文
posted @ 2024-08-30 17:07 NoNounknow 阅读(206) 评论(0) 推荐(0)
万兆以太网协议栈的FPGA实现（三）：万兆网CRC
摘要：参考： 基于FPGA的千兆以太网的实现（3）_以太网crc计算-CSDN博客 https://www.bing.com/search?q=CRC+在线计算&cvid=2de0eff4c90a4d41b43981d4676f733f&gs_lcrp=EgZjaHJvbWUyBggAEEUYOTIGCA 阅读全文
posted @ 2024-08-19 22:36 NoNounknow 阅读(267) 评论(0) 推荐(0)
万兆以太网协议栈的FPGA实现（一）：常识+PCS&PMA+结构
摘要：参考： https://docs.amd.com/r/zh-CN/pg210-25g-ethernet/%E7%AE%80%E4%BB%8B?tocId=59kIPN67Q57xorWh9w6GTA 10GbE以太网MAC和PHY - 者旨於陽 - 博客园 (cnblogs.com) 什么是CML电 阅读全文
posted @ 2024-08-12 22:21 NoNounknow 阅读(4837) 评论(0) 推荐(0)
笔记：Serial Rapid IO
摘要：介绍： https://docs.amd.com/v/u/en-US/pg007_srio_gen2 一开始GMII和PCI都是并行接口，随着时钟频率的增加，SKEW问题的愈发严重，他们都有了自己的解决方法； 到了万兆网和PCIe这一代，他们都选择使用高速串行接口作为实现手段； SRIO也是如此； 阅读全文
posted @ 2024-08-10 22:38 NoNounknow 阅读(120) 评论(0) 推荐(0)
笔记：从Aurora 8b/10b 到Aurora 64b/66b (三)：信道质量和需要关注的地方
摘要：64b/66b对信道质量的要求非常高！ 1.加扰是必须做的，不加扰几乎没办法正确传递数据； 2.眼图的参数必须配置对，多扫几组合适的参数； 3.光模块质量一定要好，不要图便宜。 如果未加扰，几乎无法完成同步！ 阅读全文
posted @ 2024-08-09 13:45 NoNounknow 阅读(211) 评论(0) 推荐(0)
笔记：从Aurora 8b/10b 到Aurora 64b/66b (三)：自定义PHY层收发
摘要：相较于8/10来说没那么复杂，需要考虑的情况只有八种； 但是gearbox的控制需要额外的心思：每三十二周期所有操作都需要停止； 这一点在收发都需要注意； RX： 核心思想是利用header做检测，将夹杂在数据流中的控制包滤除掉； module gt_phy_rx ( input wire i_rx 阅读全文
posted @ 2024-08-07 13:02 NoNounknow 阅读(304) 评论(0) 推荐(0)
笔记：从Aurora 8b/10b 到Aurora 64b/66b (二)：64b/66b 基本知识+GT收发器的64b/66b模式+Gearbox同步代码
摘要：参考搬运： https://mp.weixin.qq.com/s/ZSNyjpZpimjyxyO9riIRNQ Aurora 64B/66B (xilinx.com) https://docs.amd.com/r/en-US/pg074-aurora-64b66b 8/10:SATA SRIO 64 阅读全文
posted @ 2024-07-31 19:45 NoNounknow 阅读(2500) 评论(2) 推荐(0)
笔记：从Aurora 8b/10b 到Aurora 64b/66b (一)：Aurora 8b/10b
摘要：aurora ip核会自行完成：https://www.cnblogs.com/VerweileDoch/p/18331116 这个链接中的活动，包括： 1.TX端口的组帧：添加commoa，SOF,EOF，定期发送commoa，发送空闲码，数据对齐等； 2.RX端口的拆帧：解开帧，取出数据，完成对 阅读全文
posted @ 2024-07-30 18:39 NoNounknow 阅读(3033) 评论(0) 推荐(0)
Gt收发器控制代码和细节(一)
摘要：参考： GT收发器第六篇_GT channel内部时钟关系_gt pma-CSDN博客 不同高速协议接口之间共享时钟_qpll同一个bank-CSDN博客 复位需求： DESCRIPTION 在 7 系列 FPGA GTX/GTH/GTP 收发器中，GTTXRESET 和 GTRXRESET 在配置 阅读全文
posted @ 2024-07-22 20:28 NoNounknow 阅读(206) 评论(0) 推荐(0)
高速收发器：PHY层笔记（一）
摘要：笔记： 高速收发器的数据位宽通常有：2,4,8字节等； PCIE喜欢的位宽是1DW = 4 Byte； 这里对高速收发器的设计为4 Byte也就是32位宽； GT中PHY层的字对齐和掩码处理 高速收发器的数据流以SOT开始（和MIPI一样），GT的SOT一般就是K码，标志了开始，其也具有EOT，标志 阅读全文
posted @ 2024-07-22 20:28 NoNounknow 阅读(236) 评论(0) 推荐(0)
Ibert眼图测试与高速接口的介质
摘要：光纤的分类：单模和多模； SRIO和万兆网用普通的电信号作为介质存在着速率上的不足，在这个前提下需要依赖光纤； Ti 的 LMK系列是目前常用的接收光纤信号的高速收发器器件，这个器件可以将输入转换成数字信号传递给主控芯片； 单模光纤内部一般只有一种波长的光：1310nm或1550nm，这种光纤传输距 阅读全文
posted @ 2024-07-21 16:21 NoNounknow 阅读(219) 评论(0) 推荐(0)
高速接口自用笔记：GT基础（三）：IP配置
摘要：参考（搬运）： https://mp.weixin.qq.com/s/vsWvH7DS9b0ZBE3NM-e88A Port Descriptions • 7 Series FPGAs Transceivers Wizard (PG168) • 阅读器 • AMD 技术信息门户 此外： 一般而言相同 阅读全文
posted @ 2024-07-19 17:42 NoNounknow 阅读(3702) 评论(0) 推荐(0)
高速接口自用笔记：GT基础（二）
摘要：FPGA中相同BANK的电压需要一致，以实现高效的性能。 本章是对GT基础（一）的补充。 大量搬运：公众号-数字站： https://mp.weixin.qq.com/s/Z8ti7DIMdWEh8ogM0SQU4g https://mp.weixin.qq.com/s/0YoA9jhBOheZFw 阅读全文
posted @ 2024-07-18 22:32 NoNounknow 阅读(3416) 评论(3) 推荐(0)
高速接口自用笔记：GT基础（一）
摘要：参考： https://blog.csdn.net/Reborn_Lee/article/details/120681972 https://blog.csdn.net/m0_56222647/article/details/136730026 https://docs.amd.com/v/u/en 阅读全文
posted @ 2024-07-11 12:45 NoNounknow 阅读(1679) 评论(0) 推荐(0)
LVDS的一些记录（一）：LVDS与MIPI、FPD-Link等
摘要：参考： 接口mipi和lvds的区别_mipi信号与lvds的区别-CSDN博客 LVDS、FPD-Link、MIPI的区别_ufpdlink-CSDN博客 MIPI、LVDS、RGB、HDMI等接口对比_图像处理_芒果520-GitCode 开源社区 (csdn.net) （一）LVDS的基本知识 阅读全文
posted @ 2024-03-28 14:30 NoNounknow 阅读(1304) 评论(0) 推荐(0)