随笔分类 -  EDA

1 2 下一页
EDA使用记录
CentOS 7.9 install EDA tools
摘要：CentOS 7.9 install EDA tools base software package sudo yum install ksh tcsh csh -y sudo yum install tcl tk tcl-devel tk-devel -y libmng.so.1 if cento 阅读全文
posted @ 2021-08-10 22:18 乔_木 阅读(1445) 评论(0) 推荐(0)
vivado中basic memory生成
摘要：vivado中basic memory生成 阅读全文
posted @ 2018-12-29 17:58 乔_木 阅读(495) 评论(0) 推荐(0)
embed-it_Integrator memory compile工具使用之三
摘要：分析使用脚本生成integrator识别的memory名字 阅读全文
posted @ 2018-10-29 10:20 乔_木 阅读(2253) 评论(3) 推荐(0)
embed-it_Integrator memory compile工具使用之二
摘要：embed-it使用ish接口生成memory 阅读全文
posted @ 2018-10-29 10:13 乔_木 阅读(2268) 评论(0) 推荐(0)
embed-it_Integrator memory compile工具使用之一
摘要：sysnopsys的memory compile工具intgrator使用 阅读全文
posted @ 2018-10-29 09:56 乔_木 阅读(6123) 评论(3) 推荐(0)
ASIC DC综合的理解
摘要：DC综合 阅读全文
posted @ 2018-04-25 17:34 乔_木 阅读(2173) 评论(0) 推荐(0)
Coverage报告生成
摘要：Coverage报告生成 覆盖率 覆盖率驱动的验证方法中覆盖率报告的生成至关重要，现在介绍一下使用DVE和URG生成覆盖率报告的步骤。 使用VCS生成数据 在VCS的运行脚本中添加 ，这里生成条件/状态机/行覆盖率，更多细节请参考VCS帮助手册目录下的 。 默认生成 的目录，接下来的DVE将从其中读 阅读全文
posted @ 2017-07-07 21:09 乔_木 阅读(5460) 评论(0) 推荐(0)
VCS编译仿真警告Warning
摘要：在较大的SOC集成中，通常使用Perl脚本例化子模块到Top层，然而，有时会出现例化出来的输入端口名没有在Top层定义，而且端口的位宽为1bit，那么，verdi载入不会报错或报警告，有可能造成Bug。 阅读全文
posted @ 2017-06-09 16:59 乔_木 阅读(6260) 评论(0) 推荐(0)
使用Verdi理解RTL design
摘要：使用Verdi辅助快速准确理解RTL design。 阅读全文
posted @ 2017-05-06 15:47 乔_木 阅读(8447) 评论(0) 推荐(1)
Synopsys工艺库札记
摘要：Synopsys工艺库基本信息，包括库类，库级属性，环境描述和单元描述等 阅读全文
posted @ 2017-04-11 19:26 乔_木 阅读(1059) 评论(0) 推荐(0)
VCS仿真查看coverage
摘要：vcs仿真后查看代码覆盖率 阅读全文
posted @ 2016-11-21 19:58 乔_木 阅读(4672) 评论(0) 推荐(1)
DC综合流程
摘要：Design Compiler and the Design Flow 步骤 将HDL描述的设计输入到Design Compiler中 Design Compiler使用technology libraries, synthetic or DesignWare libraries, and symb 阅读全文
posted @ 2016-11-18 22:47 乔_木 阅读(1065) 评论(0) 推荐(0)
DC综合环境的一些概念
摘要：DC综合环境的一些概念 阅读全文
posted @ 2016-11-18 22:41 乔_木 阅读(1327) 评论(0) 推荐(0)
Synopsys逻辑工艺库
摘要：DC综合入门 阅读全文
posted @ 2016-11-18 00:01 乔_木 阅读(1892) 评论(0) 推荐(0)
VCS仿真 Dump Memory
摘要：vcs联合verdi生成fsdb文件与vcs生成vpd文件 阅读全文
posted @ 2016-10-23 09:30 乔_木 阅读(7859) 评论(0) 推荐(0)
VCS仿真生成fsdb文件(Verilog)
摘要：vcs与verdi联合仿真 阅读全文
posted @ 2016-10-22 19:58 乔_木 阅读(22651) 评论(2) 推荐(0)
VCS仿真生成vpd文件(verilog)
摘要：VCS仿真生成vpd文件 阅读全文
posted @ 2016-10-22 15:06 乔_木 阅读(15366) 评论(0) 推荐(2)
VSIM生成fsdb波形文件(VERILOG)
摘要：vsim仿真verilog生成fsdb，联合verdi仿真 阅读全文
posted @ 2016-10-12 08:43 乔_木 阅读(2567) 评论(0) 推荐(0)
vsim生成VCD波形文件(verilog)
摘要：ModelSim仿真verilog生成VCD文件 阅读全文
posted @ 2016-10-10 23:26 乔_木 阅读(3450) 评论(0) 推荐(0)
vsim仿真VHDL输出fsdb格式文件
摘要：Linux下vsim(modelsim)仿真VHDL输出fsdb格式文件 阅读全文
posted @ 2016-09-22 17:08 乔_木 阅读(3270) 评论(0) 推荐(0)

1 2 下一页