MinxJ

摘要： # SystemVerilog验证 ## 5 面向对象编程基础 ### 5.1 概述 对于Verilog和C语言来说，由于他们不是面向对象变成语言，数据的存储往往是分布式的，例如把数据、地址、指令分别保存在不同的数组里面，不利于程序的解读。面向对象变成使得用户可以创建复杂的数据类型，将数据类型紧密地 阅读全文

摘要： # SystemVerilog验证 ## 4 连接设计和测试平台 验证需要几个步骤，生成输入激励，捕获输出响应，决定对错和衡量进度。首先需要将一个合适的测试平台连接到设计上。测试平台包裹着设计（DUT，Design Under Test），发送激励并捕获设计的输出。 ### 4.1 将测试平台和设计 阅读全文

摘要： # SystemVerilog验证 ## 3 过程语句和子程序 在编写验证代码的时候，很多代码是在任务和函数里面的，SV增加了很多改进，使其更接近C语言。 ### 3.1 过程语句 和C++类似，SV在for循环中可以定义循环变量，作用域在循环体内，同时也添加了自增自减运算符，即++ --。对于循环 阅读全文

摘要： # SystemVerilog验证 ## 2 数据类型 相比较于Verilog，SystemVerilog引入了新的数据结构，具有如下优点： 1. 双状态数据类型：更好的性能，更低的内存消耗 2. 队列、动态和关联数组：减少内存的消耗，自带搜索和分类功能 3. 类和结构：支持抽象数据结构 4. 联合 阅读全文

摘要： # SystemVerilog验证 ## 1 验证导论 测试平台验证待测设计的正确性，包含步骤： - 产生激励 - 把激励作用于DUT - 捕捉响应 - 校验正确性 - 对照整个验证目标测算进度 测试平台方法学（搭建测试平台遵循以下原则）： - 受约束的随即激励 - 功能覆盖率 - 使用是五处理器的 阅读全文