MinxJ

摘要： # SystemVerilog验证 ## 4 连接设计和测试平台 验证需要几个步骤，生成输入激励，捕获输出响应，决定对错和衡量进度。首先需要将一个合适的测试平台连接到设计上。测试平台包裹着设计（DUT，Design Under Test），发送激励并捕获设计的输出。 ### 4.1 将测试平台和设计 阅读全文

摘要： # SystemVerilog验证 ## 3 过程语句和子程序 在编写验证代码的时候，很多代码是在任务和函数里面的，SV增加了很多改进，使其更接近C语言。 ### 3.1 过程语句 和C++类似，SV在for循环中可以定义循环变量，作用域在循环体内，同时也添加了自增自减运算符，即++ --。对于循环 阅读全文