LeslieQ

摘要： 转自：https://blog.csdn.net/weixin_48157494/article/details/151726600 阅读全文

摘要： 代码被阅读的频率远远超过编写的频率。在团队中保持一致的编码风格能够显著提升代码的可读性，这是节省工程时间最有效（也是最简单）的方法之一。 在众多编程语言中，Python 可以说是最优雅的。阅读他人编写的 Python 代码非常轻松，即使是复杂的代码逻辑也不会让人望而却步。更重要的是，初学者编写的代码与核心开发者的代码在风格上高度一致。这主要归功于 PEP8 这一 Python 代码风格指南，整个社区对这份文档的采纳程度令人惊叹。 本风格指南借鉴了 PEP8 的成功经验和部分结构，同时结合了 UVM 库的最佳实践，避免重复造轮子。 阅读全文

摘要： SystemVerilog 宏使用指南（中文版） 介绍 什么是宏？ 宏是使用 `define 编译器指令创建的代码片段。它们基本上有 3 个部分 - 名称、一些文本和可选参数。 `define macroname(ARGS) macrotext 在编译时，代码中出现的 macroname 都会被替换 阅读全文

摘要： VCS 模式配置与使用完全指南 目录 简介 模式文件语法 基本结构 配置选项详解 错误和警告处理 常用模式示例 通用代码模式 IC设计验证专用模式 工具与脚本 如何调用PAT模式文件 注释检查脚本 最佳实践 完整示例 简介 VCS（版本控制系统）模式文件是一种定义如何识别和处理代码中特定模式的配置文 阅读全文

摘要： 测试点分解 测试点分解：验证与确认过程的关键环节 0. 引言：验证 (Verification) vs. 确认 (Validation) 在深入测试点分解之前，理解验证（Verification）和确认（Validation）的区别至关重要： 验证 (Verification)：关注于“我们是否正确 阅读全文

摘要： UVM Phase机制详解 1. 概述 UVM Phase机制是验证环境执行流程的核心控制机制，通过预定义的执行阶段确保验证组件的有序初始化和运行。 2. 主要Phase及其作用 2.1 构建阶段 (Build Phases) graph TD A[build_phase] --> B[connec 阅读全文

摘要： 如何在UVM中处理复位 1. 简介 在电子设计中，通过专用信号"复位"将设计置入已知状态是基本要求。复位信号的工作流程： 上电后断言(Assert)复位信号 保持指定时钟周期数（通常） 取消断言(De-assert)使设计退出复位状态 DUT进入规范定义的已知状态 2. 使用UVC生成模块验证的复位 阅读全文

摘要： 如何正确结束UVM测试 1. UVM测试结束机制概述 传统定向测试平台通过调用$finish系统任务结束测试，而UVM采用基于异议机制(Objection Mechanism)的协同式结束策略。主要方法包括： 异议机制（Raise/Drop Objection） phase_ready_to_end 阅读全文

摘要： UVM中断处理机制 1. 中断处理概述 在SoC系统中，中断作为IP模块的边带信号，通常通过中断控制器传递至CPU。主要应用场景包括： graph TD A[中断源] --> B[中断控制器] B --> C[CPU响应] C --> D[执行ISR] 2. UVM实现方案 2.1 核心机制 使用g 阅读全文

摘要： UVM接口信号同步机制 1. 同步场景与应用 在UVM验证环境中，以下典型场景需要直接处理接口信号： graph TD A[序列内事务间隔控制] -->|基于时钟周期| B(总线时序管理) C[错误状态过滤] -->|错误信号监控| D(覆盖率采样控制) E[中断响应机制] -->|中断信号触发| 阅读全文