摘要：
UVM调试功能全解析 1. 调试功能概览 graph TD A[配置调试] --> A1[命令行跟踪] A --> A2[组件配置打印] A --> A3[资源库转储] B[工厂调试] --> B1[类型注册追踪] C[阶段调试] --> C1[相位跟踪] D[异议调试] --> D1[对象跟踪] 阅读全文
posted @ 2025-03-03 21:42
LeslieQ
阅读(223)
评论(0)
推荐(0)
摘要：
前言 对于刚接触验证方法或正在采用 uvm 的工程师，本文重点介绍 uvm 配置机制 "uvm_config_db"，它有助于在分层测试台组件之间传递不同的类属性。通过使用示例，本文解释了 uvm_config_db 的用法、技术和局限性。 介绍 为满足当今验证架构的需求，有必要对组件进行分层设置， 阅读全文
posted @ 2024-08-22 17:49
LeslieQ
阅读(114)
评论(0)
推荐(0)
摘要：
简介 Q1: 所有高级的基于类的验证方法都使用类来表示事务，但为什么呢？为什么不使用结构体？ 1 对于高级用户而言，答案是显而易见的，但是对于新手而言，这些问题并没有在任何文献中得到解答。 2 问题是，大多数现有的 UVM 的参考指南都是由非常非常聪明的软件工程师编写的，他们假设所有用户自然知道这个 阅读全文
posted @ 2024-04-01 23:59
LeslieQ
阅读(636)
评论(0)
推荐(0)
摘要：
什么是断言？ 断言：断言是一种声明，即某个属性必须为真。 设计规范：请求req信号被断言后，确认ack信号必须在1到3个时钟后到达。 断言用于： 文档设计意图（例如：每个请求信号req都有一个确认信号ack） 在仿真时间内验证设计是否符合规范 验证设计假设（例如：状态值为独热码） 定位发生故障的位置 阅读全文
posted @ 2024-02-26 18:57
LeslieQ
阅读(243)
评论(0)
推荐(0)
摘要：
UVM Systemverilog SystemC EDA IP国外学习网站【转载】 SemiWiki - All Things Semiconductor! (半导体届的维基百科，罗列了各EDA，IP等供应商和行业资讯） WWW.TESTBENCH.IN Verification Academy 阅读全文
posted @ 2024-01-26 10:55
LeslieQ
阅读(332)
评论(0)
推荐(1)
摘要：
阅读全文
posted @ 2024-01-25 21:58
LeslieQ
阅读(19)
评论(0)
推荐(0)
摘要：
 阅读全文
posted @ 2024-01-25 21:53
LeslieQ
阅读(24)
评论(0)
推荐(0)
摘要：
 阅读全文
posted @ 2024-01-25 21:50
LeslieQ
阅读(36)
评论(0)
推荐(0)
摘要：
热键图1 热键图2 热键图3 阅读全文
posted @ 2024-01-25 21:39
LeslieQ
阅读(27)
评论(0)
推荐(0)
摘要：
SV -- Assertions 断言【转载】 声明：该文章转载自love小酒窝（见如下链接（https://www.cnblogs.com/lyc-seu/p/12718412.html）），此处仅供查阅方便 SV -- Assertions 断言 目录 目录SV -- Assertions 断言 阅读全文
posted @ 2024-01-22 10:18
LeslieQ
阅读(490)
评论(0)
推荐(0)
浙公网安备 33010602011771号