【esp32-c3】娇滴滴的esp32c3及其最小系统
简短不看版:
上电时序与复位
-
为确保芯片上电和复位时序正常,一般采用的方式是在 CHIP_EN 管脚处增加 RC 延迟电路。RC 通常建议为 R = 10 kΩ,C = 1 μF,但具体数值仍需根据实际的电源特性配合芯片的上电、复位时序进行调整。
-
如果应用中存在以下场景:
-
电源缓慢上升或下降,例如电池充电;
-
需要频繁上下电的操作;
-
供电电源不稳定,例如光伏发电。
此时,仅仅通过 RC 电路不一定能满足时序要求,有概率会导致芯片无法进入正常的工作模式。此时,需要增加一些额外的电路设计,比如:
-
增加复位芯片或者看门狗芯片,通常阈值为 3.0 V 左右;
-
通过按键或主控实现复位等。
-
外置主晶振时钟源(必选)
目前 ESP32-C3 系列芯片固件仅支持 40 MHz 晶振。
ESP32-C3 的无源晶振部分电路如图 ESP32-C3 系列芯片无源晶振电路图。注意,选用的无源晶振自身精度需在 ±10 ppm。

ESP32-C3 系列芯片无源晶振电路图
XTAL_P 时钟走线上请放置一个串联元器件,初始建议使用 24 nH 电感,用来减弱晶振高频谐波对射频性能的影响,最终值需要通过测试后确认。
外部匹配电容 C1 和 C2 的初始值可参考以下公式来决定:
其中 CL (负载电容)的值可查看所选择晶振的规格书,Cstray 的值为 PCB 的寄生电容。C1 和 C2 的最终值需要通过对系统测试后进行调节确定。调试方法如下:
-
通过 认证测试工具,选择 TX tone 模式。
-
使用综测仪或者频谱仪查看 2.4 GHz 信号,解调得到实际频偏。
-
通过调整外置负载电容,把频偏调整到 ±10 ppm(建议)以内。
当中心频率偏正时,说明等效负载电容偏小,需要增加外置负载电容。
当中心频率偏负时,说明等效负载电容偏大,需要减小外置负载电容。
通常两个外置负载电容相等,在特殊情况下,也可以有略微差异。
备注
-
尽管 ESP32-C3 内部带有自校准功能,但是自身频偏过大(例如大于 ±10 ppm)、工作温度范围内稳定度不高等晶振本身的质量问题仍然会影响芯片的正常工作,导致射频指标性能下降。
-
建议晶振的幅值大于 500 mV。
-
如果出现功能性的 Wi-Fi 或蓝牙无法连接,排除软件原因后,可以采用上文中的方法,通过调节晶振的电容来保证频偏满足要求。
UART
UART0 通常作为下载和 log 打印的串口。关于如何使用 UART0 进行下载,请参考章节 下载指导。U0TXD 线上建议串联 499 Ω 电阻用于抑制谐波。
推荐使用其他 UART 作为通信的串口,同样在 TX 线上建议预留串联电阻用于抑制谐波。
请注意使用 AT 固件时,固件里配置了 UART 的 GPIO,可以参考 硬件连接,建议使用默认配置。
SPI
在使用 SPI 功能时,为了提高 EMC 性能,请在 SPI_CLK 线上添加串联电阻(或磁珠)以及对地电容。如果空间允许,建议在其他 SPI 线上也添加串联电阻和对地电容。另外,请确保 RC/LC 器件靠近芯片或模组的管脚放置。
Strapping 管脚
芯片每次上电或复位时,都需要一些初始配置参数,如加载芯片的启动模式等。这些参数通过 strapping 管脚控制。复位放开后,strapping 管脚和普通 IO 管脚功能相同。
GPIO2、GPIO8 和 GPIO9 为 strapping 管脚。
- GPIO2 实际不控制 SPI Boot 和 Joint Download Boot 模式,但由于管脚毛刺强烈建议将此管脚上拉。
-
建议在 GPIO9 管脚处预留上拉电阻。
-
不要在 GPIO9 管脚处添加较大的电容,可能会导致进入下载模式。