会员
众包
新闻
博问
闪存
赞助商
HarmonyOS
Chat2DB
所有博客
当前博客
我的博客
我的园子
账号设置
会员中心
简洁模式
...
退出登录
注册
登录
F L O W
对自己智力和能力的反思应该先于对学科伦理和政治的反思。
博客园
首页
新随笔
联系
订阅
管理
上一页
1
2
2021年3月6日
基于Verilog HDL和Diamond/ModelSim的FPGA开发入门——以显示译码器为例
摘要: StepFPGA有两块物美价廉的FPGA开发板:1. 基于Altra的MAX10,2. 基于Lattice的MachXO2。都比较合适于教学,现以后者为例介绍FPGA开发的入门步骤(后者的优势是Lattice的Diamond是免费的,前者可能存在的优势是该MAX10开发板有可能支持Simulink的
阅读全文
posted @ 2021-03-06 01:00 Epiapoq
阅读(2773)
评论(0)
推荐(0)
2021年3月1日
发挥余热——intel核显HD4000通过HDMI输出2K显示器
摘要: 2013年的K29,更换了CPU(B960M -- i7-3632QM),发现支持2560x1440输出,采用图2方法设置(link),外接2K显示器,即可重见天日。 图1 新旧CPU 图2 设置方法 经测,56Hz也是可以的,最终使用了55Hz,可能带宽已经是极限了,略感卡顿,静态显示没感觉到区别
阅读全文
posted @ 2021-03-01 23:12 Epiapoq
阅读(6358)
评论(0)
推荐(0)
快速认识STEAM
摘要: 概念:Georgette Yakman is the founding researcher and creator of STEAM education. In 2006, she developed the framework and began implementation in 2007 a
阅读全文
posted @ 2021-03-01 18:19 Epiapoq
阅读(369)
评论(0)
推荐(0)
2021年2月22日
pip install aiohttp出现'ProxyError'的解决办法
摘要: *control panel --> Internet options --> Connections -->LAN Settings ->Unmark * 'use proxy server' options 方法来源:https://stackoverflow.com/questions/499
阅读全文
posted @ 2021-02-22 23:38 Epiapoq
阅读(397)
评论(0)
推荐(0)
2021年2月21日
VSCode中运行Python,print中文时出现乱码
摘要: 增加环境变量: key: PYTHONIOENCODINGvalue: UTF8 方法来源:https://www.jianshu.com/p/e634bff989f2
阅读全文
posted @ 2021-02-21 21:48 Epiapoq
阅读(94)
评论(0)
推荐(0)
2021年2月20日
关于Zotero多电脑同步设置说明
摘要: 若存在两台电脑A和B,安装顺序是先A后B,则 1. A安装Zotero; 2. 首选项中做一些设置,默认的数据文件是在user下面的,如有多分区,最好放在C盘以外的地方(如E:/Zotero),里面有各种文件包括文献信息、笔记和PDF; 3. A安装坚果云客户端,同步E:/Zotero里面的stor
阅读全文
posted @ 2021-02-20 16:32 Epiapoq
阅读(5042)
评论(0)
推荐(0)
2021年2月17日
FPGA/Arduino/Matlab/Simulink一体化(四)——实例一则
摘要: 目标:在Step-MachXO2上实现7-Segment(该板含两个,择一即可)8段LED交替亮灭的简单功能 要求: 1. 交替亮灭是由Arduino Uno控制,Arduino定时输出3-bit周期性数字信号,作为待译码的数据,输入FPGA; 2. FPGA需要对输入的3-bit数据进行8421B
阅读全文
posted @ 2021-02-17 00:52 Epiapoq
阅读(339)
评论(0)
推荐(0)
2021年2月16日
FPGA/Arduino/Matlab/Simulink一体化(三)——在Diamond中综合、仿真、下载
摘要: 由于目前使用的是Lattice的芯片(StepFPGA MachXO2),因此用Diamond进行综合、仿真、下载,Diamond的使用方法与Quartus II、Xilinx ISE等大同小异。不足之处在于不支持Simulink的FIL(FPGA-IN-THE-LOOP)开发,Altera的MAX
阅读全文
posted @ 2021-02-16 22:11 Epiapoq
阅读(201)
评论(0)
推荐(0)
FPGA/Arduino/Matlab/Simulink一体化(二)——使用Simulink中的HDL Coder设计FPGA程序
摘要: 1. Simulink中新建Model,可使用HDL Coder中的Blank DUT; 2. 在HDL_DUT中设计原理图; 3. 在原理图设计窗口点击菜单Code--HDL Code--Options,选择语言、保存路径后Generate,即可在相应文件夹下生成Verilog HDL/VHDL程
阅读全文
posted @ 2021-02-16 21:50 Epiapoq
阅读(466)
评论(0)
推荐(0)
FPGA/Arduino/Matlab/Simulink一体化(一)——Matlab如何支持Arduino
摘要: 1. 下载Arduino IO:https://www.mathworks.com/matlabcentral/fileexchange/32374-legacy-matlab-and-simulink-support-for-arduino; 2. Arduino IDE中打开Arduino IO
阅读全文
posted @ 2021-02-16 21:30 Epiapoq
阅读(355)
评论(0)
推荐(0)
上一页
1
2
公告