verilog - 标签 - Doreen的FPGA自留地 - 博客园

当前标签：verilog

【数字逻辑电路】VERILOG和VHDL Doreen的FPGA自留地 2024-04-28 15:50 阅读:149 评论:0 推荐:0

【友晶科技Terasic 】RAM IP调用及单口RAM的控制实现 Doreen的FPGA自留地 2022-03-18 16:03 阅读:511 评论:0 推荐:0

【友晶科技Terasic】用卡诺图化简七段数码管显示的逻辑表达式 Doreen的FPGA自留地 2021-11-05 14:22 阅读:2356 评论:0 推荐:0

【友晶科技Terasic】Avalon-MM slave 为什么 readdata 要在第二个时钟周期才有数据？ Doreen的FPGA自留地 2021-09-22 16:22 阅读:146 评论:0 推荐:0

Verilog 可综合和不可综合的理解 Doreen的FPGA自留地 2021-01-06 14:07 阅读:4448 评论:2 推荐:1