reset IP 设置active low和 Input Synchronous edges 提示Missing connection end (try "Remove Dangling Connections)
Doreen的FPGA自留地 2026-03-03 17:40
阅读:4
评论:0
推荐:0
当前标签:reset
为DE25-Nano 设计一个底层硬件工程并自己制作image测试时为什么在uboot阶段访问FPGA端外设LED时串口卡死,无任何反应(系统复位reset信号设置错误)
Doreen的FPGA自留地 2026-03-03 17:32
阅读:14
评论:0
推荐:0
浙公网安备 33010602011771号