逻辑电路设计 - 标签 - Doreen的FPGA自留地 - 博客园

当前标签：逻辑电路设计

【友晶科技Terasic】用卡诺图化简七段数码管显示的逻辑表达式 Doreen的FPGA自留地 2021-11-05 14:22 阅读:2290 评论:0 推荐:0

【友晶科技Terasic】DE2i-150 开发板有多少可用的管脚？HSMC上的时钟管脚可作为普通IO用吗？ Doreen的FPGA自留地 2021-10-28 10:44 阅读:564 评论:1 推荐:0

【友晶科技Terasic】解读Nios II IP 的 Reset Vector 和 Exception Vector Doreen的FPGA自留地 2021-10-27 14:55 阅读:1059 评论:0 推荐:0

【友晶科技Terasic】Avalon-MM slave 为什么 readdata 要在第二个时钟周期才有数据？ Doreen的FPGA自留地 2021-09-22 16:22 阅读:138 评论:0 推荐:0

DE1-SOC IR 红外发送接收案例中 IR 数据接收的代码解析——RX Doreen的FPGA自留地 2021-01-27 09:43 阅读:636 评论:0 推荐:0

IR（红外线）接收器的数据发送结束判断（结束码） Doreen的FPGA自留地 2021-01-21 15:59 阅读:625 评论:0 推荐:0

并行输出的时候为何要加一级寄存器（确保稳定输出） Doreen的FPGA自留地 2021-01-21 10:11 阅读:462 评论:0 推荐:0

I2C通信协议中读数据时为何要设置一次W/R位为写？（是为了Dummy Write 哑写还是为了写内部地址？） Doreen的FPGA自留地 2021-01-19 11:56 阅读:8067 评论:0 推荐:3

ModelSim 仿真遇到提示 # ** Fatal: (vsim-3366) ... Ports cannot be connected by name when a module contains unnamed ports. Doreen的FPGA自留地 2021-01-15 12:13 阅读:697 评论:0 推荐:0