摘要:
有个学生曾经问 qsys 的第一个CLK IP 的 时钟源输入可否选择普通IO 作为输入?他想在普通IO 上接精度较高的10M晶振了。 答案是可以的。 但是他说遇到报错:Error (14566): The Fitter cannot place 1 periphery component(s) d 阅读全文
posted @ 2022-04-28 12:26
Doreen的FPGA自留地
阅读(657)
评论(0)
推荐(0)
浙公网安备 33010602011771号