super_star123 - 博客园

PLL到底是个啥么东西呢？

摘要： ——————————————————更新于20180826———————————————————————————— PLL：完成两个电信号的相位同步的自闭环控制系统叫锁相环。用电压控制延时，用到了VCO来实现DLL中类似的延时功能，是模拟电路。DLL：基于数字抽样方式实现的，在输入时钟和反馈时钟之间阅读全文

posted @ 2018-05-19 23:14 super_star123 阅读(14872) 评论(0) 推荐(2)

FPGA底层的时钟布线以及内部layout

摘要： https://wenku.baidu.com/view/441549fef111f18582d05a70.html 全局时钟是最简单的最可预测的时钟，时钟方案：有专用的时钟输入（提供最短的始终输出延时）引脚驱动单个主时钟去控制设计项目中的每个触发器。时钟的扇入扇出数量的处理方法：对于全局时钟资阅读全文

posted @ 2018-05-14 07:06 super_star123 阅读(1265) 评论(0) 推荐(0)

PCIe的事务传输层的处理（TLP）

摘要：主要从以下几个方面解决： 1.TLP基本的概念： 2.寻址定位与路由导向 3.请求和响应机制 4.虚拟通道机制 5.数据完整性 6.i/o,memory,configuration,message request、completion 1. 上文提到，传输层transaction Layer spe 阅读全文

posted @ 2018-05-09 15:32 super_star123 阅读(5555) 评论(0) 推荐(0)

简单数字电路1-全加器-半加器

摘要：了解到实际上数字逻辑电路的与门或门非门的基本组成单元有三种，分别是互补型的CMOS逻辑、TTL逻辑以及传输门逻辑三种，其中互补型的CMOS逻辑因其功耗低，工艺集成度高，组合逻辑实现简单以及能够根据简单规则自动生成任意的复杂逻辑门，在自动化上有极大的优势，而得到了广泛的使用。 CMOS的原则，所有“与阅读全文

posted @ 2018-05-05 09:15 super_star123 阅读(4898) 评论(0) 推荐(0)

python去除列表中重复元素的方法

摘要：列表中元素位置的索引用的是L.index 本文实例讲述了Python去除列表中重复元素的方法。分享给大家供大家参考。具体如下：比较容易记忆的是用内置的set 1 2 3 l1 = ['b','c','d','b','c','a','a'] l2 = list(set(l1)) print l2 1 阅读全文

posted @ 2018-03-27 18:00 super_star123 阅读(955) 评论(0) 推荐(0)

python的正则表达式

摘要： https://www.cnblogs.com/sunny3096/p/7201403.html正则表达式30min 首先，正则表达式是一种记录文本规则的代码 1.简单的正则表达式匹配:findall是其中一个方法，用来按照提供的正则表达式，去匹配文本中的所有符合条件的字符串。返回结果是一个包含所有阅读全文

posted @ 2018-03-25 09:04 super_star123 阅读(398) 评论(0) 推荐(0)

python练习题——猜数字游戏

摘要：增加了按照对半找数的方法来计算最短几次就可以猜到随机数，决定到游戏结束共猜数的次数：阅读全文

posted @ 2018-03-24 20:49 super_star123 阅读(1754) 评论(0) 推荐(0)

总结verilog产生随机数的$random和seed

摘要： $random(seed)是verilog中最简单的产生随机数的系统函数。在调用系统函数$random(seed)时，可以写成三种样式：1）$random，2）$random()，3）$random(seed)。下面分别说明： 1）$random 这是最简单的一种写法，略去了seed这个传入参数，阅读全文

posted @ 2018-03-17 20:07 super_star123 阅读(7494) 评论(2) 推荐(0)

FFT算法的verilog实现

摘要：首先需要明白傅里叶相关的基本知识：还是借用这位英雄的文章，真心写的让人佩服不已http://blog.jobbole.com/70549/ 然后是卷积的理解http://blog.csdn.net/bitcarmanlee/article/details/54729807，很形象 DFT是连续傅里阅读全文

posted @ 2018-03-16 22:06 super_star123 阅读(2029) 评论(0) 推荐(0)

verilog的function使用

摘要：语法： function [range] function_id; input_declaration other_declarations procedural_statement endfunction 注意不能在函数块里做输出声明。 function 语句标志着函数定义结构的开始；[range 阅读全文

posted @ 2018-03-16 11:47 super_star123 阅读(368) 评论(0) 推荐(0)