super_star123 - 博客园

读书博主-视频脚本

摘要：中国智慧百书图文问答合集.md · Markdown 中国智慧百书图文问答合集本文档从 Arena Chatbot 会话中提取并清理，涵盖 100 部经典书目的图文问答视频文案。每条问答已去除模型报错前缀，保留完整的图文转视频脚本格式。目录《左传》（6,835 字）《春秋》（12,17 阅读全文

posted @ 2026-07-18 11:14 super_star123 阅读(139) 评论(0) 推荐(0)

EMD——EEMD——CEEMD语音增强算法基础

摘要：首先，HHT中用到的EMD详细介绍：https://wenku.baidu.com/view/3bba7029b4daa58da0114a9a.html 本文具体参考 https://zhuanlan.zhihu.com/p/40005057 为什么要用EMD？对于信号的处理，可以是在频域，时域，阅读全文

posted @ 2019-01-17 16:33 super_star123 阅读(8760) 评论(2) 推荐(0)

数字通信基础

摘要：带宽：http://www.cnblogs.com/bitrocco/p/7703735.html#commentform 阅读全文

posted @ 2019-01-02 21:39 super_star123 阅读(279) 评论(0) 推荐(0)

视频处理基础知识整理

摘要：一,ITU-R BT.656 ITU-R BT.656 8/10位数据传输；不需要同步信号；串行数据传输；传输速率是601的2倍；先传Y，后传UV。行场同步信号嵌入在数据流中。包含三部分 :①：视频信号 ②：定时基准信号：有两个定时基准信号，一个在每个视频数据块的开始(Start of Activ 阅读全文

posted @ 2018-11-16 22:43 super_star123 阅读(1683) 评论(0) 推荐(0)

RAM-Based Shift Register (ALTSHIFT_TAPS) IP Core-实现3X3像素阵列存储

摘要：最近想要实现CNN的FPGA加速处理，首先明确在CNN计算的过程中，因为卷积运算是最耗时间的，因此只要将卷积运算在FPGA上并行实现，即可完成部分运算的加速那么对于卷积的FPGA实现首先要考虑的是卷积子模板具体如何实现，我们在matlab或者c实现比如3X3的子模板的时候，只要用一个数组即可将模板阅读全文

posted @ 2018-11-16 22:41 super_star123 阅读(3365) 评论(1) 推荐(0)

MDS算法及其matlab实现

摘要：问题背景：在求解MTSP问题的时候，因为已知的为各个巡检点之间路径耗时长度，而这个具体描述采用无向图结构可以很好的描述，在matlab中通过函数（graphallshortestpaths）可以得到任意两个巡检点之间的距离矩阵。得到距离矩阵以后我们还想根据距离矩阵求出每个巡检点的坐标位置矩阵。也阅读全文

posted @ 2018-11-11 21:40 super_star123 阅读(4442) 评论(0) 推荐(0)

MTSP问题

摘要：问题描述：m个旅行商去旅游 n个城市，规定都必须从同一个出发点出发，而且返回原出发点，需要将所有的城市遍历完毕，每个城市只能游历一次，但是为了路径最短可以路过这个城市多次。这个就是多旅行商问题。是在TSP问题的基础上进行了扩展。问题解决方案：明确M-TSP与TSP的区别在哪里？ TSP指的是单个阅读全文

posted @ 2018-11-11 21:12 super_star123 阅读(7911) 评论(1) 推荐(1)

TSP问题

摘要： TSP问题问题简述：最短回路求解，也就是说一个人从现有的路线中选择可以走的路线，使得他经过了n个地点后，返回到出发地，其中，需要注意的是可以重复经过地点，也就是说只要求路上用的时间最短，但是不要求每个地点必须只经过一次。那么这个问题的解决方法可以是贪心法，遗传算法。蚁群算法以及模拟退火算法。具体如阅读全文

posted @ 2018-11-05 11:03 super_star123 阅读(973) 评论(0) 推荐(0)

线性反馈移位寄存器（LFSR）-非线性反馈移位寄存器的verilog实现（产生伪随机数）

摘要：一、线性反馈移位寄存器（LFSR）通过对事先选定的种子做运算使得人工生成的伪随机序列的过程，在实际中，随机种子的选择决定了输出的伪随机序列的不同，也就是说随机种子的选择至关重要。产生伪随机数的方法最常见的是利用一种线性反馈移位寄存器(LFSR),它是由n个D触发器和若干个异或门组成的，如下图：阅读全文

posted @ 2018-08-31 10:20 super_star123 阅读(14264) 评论(1) 推荐(2)

FPGA 状态机-序列检测器verilog

摘要：实现功能：检测出串行输入数据4位Data二进制序列0101，当检测到该序列的时候，out=1，否则out=0 （1）给出状态编码，画出状态图（2）门电路实现（3）verilog实现首先规定Q3Q2Q1为刚输入的三位数，接下来要输入的数是A,Z为输入A以后的状态机的输出结果，则可以画出状态转换图阅读全文

posted @ 2018-08-26 22:08 super_star123 阅读(7621) 评论(1) 推荐(0)