super_star123 - 博客园

VDMA搭建视频通路总结

摘要：全局观查，对整个工程的搭建的关键是要保证PL部分搭建成功，PS部分搭建成功，而且两者配合的很好。我理解的PL部分涉及到模块的组合以及模块或者IP之间的逻辑的整理，PL部分困扰我比较久的是自动生成的wrapper总是会把一些自己需要特殊考虑的信号全部综合成端口，所以需要我们设计的部分就是把实现的wr 阅读全文

posted @ 2018-07-18 10:52 super_star123 阅读(8138) 评论(1) 推荐(0)

MIO、EMIO、AXI_GPIO区别与联系

摘要： https://blog.csdn.net/u014485485/article/details/78141594 点灯实验阅读全文

posted @ 2018-07-16 11:46 super_star123 阅读(1272) 评论(0) 推荐(0)

埃及分数

摘要：真分数分解为埃及分数的思路可归纳如下：(1) 分数的分子用a表示、分母用b表示，变量c用来存储各个埃及分数的分母。(2) 如果分母是分子的倍数，直接约简成埃及分数。此时，埃及分数的分母c=b/a；分子为1，即直接将变量a赋值为1。(3) 否则分数中一定包含一个分母为(b/a)+1的埃及分数。若分母不阅读全文

posted @ 2018-07-15 21:33 super_star123 阅读(819) 评论(0) 推荐(0)

FPGA 浮点定点数的处理

摘要：大纲： 1浮点数的格式指定 2浮点数的运算（加法） 3浮点数加减法器的实现（难于乘除法器的实现） 1. 在FPGA的设计中，浮点数的概念不同于C语言中的定义，这里的浮点数指的是小数点位置会发生变化的数据，而不是单纯的小数。他有自己的固定的表示格式规定：主要分为单精度浮点数和双精度浮点数在两个默认阅读全文

posted @ 2018-07-08 17:55 super_star123 阅读(1638) 评论(0) 推荐(1)

FPGA大疆考试准备内容

摘要： 1.寄存器与锁存器锁存器：电平触发的存储单元，在有效电平时间里可以多次改变数据。优点：占触发器资源少，缺点是容易产生毛刺。（附上去毛刺的方法：格雷码计数器（*https://blog.csdn.net/qp314/article/details/5147695*）代替二进制码计数器，或者用D触阅读全文

posted @ 2018-07-08 14:51 super_star123 阅读(2159) 评论(0) 推荐(1)

视频图像处理基础-获取图像的仿真数据流

摘要： zynq架构之别人整理http://xilinx.eetrend.com/blog/4415 在验证算法时，首先第一步就是如何载入图片进行验证，这里的图像包括图像，视频数据流，外部摄像头的调用~ HLS中两种基础的加载方法： 1）通过 cvLoadImage 函数加载图片格式： IplImage* 阅读全文

posted @ 2018-06-30 22:18 super_star123 阅读(1215) 评论(0) 推荐(0)

vivado操作基本问题

摘要： 1.zynq开发板的构造以及推崇的设计理念设计推崇的理念是设计有知识产权的可重用的IP模块。 2.操作过程中遇到的问题以及解决方法（1）综合速度慢解决方案：我们都知道Vivado编译起来相当的慢，每次综合起来我就拿起了手机，这个方法可以提高编译速度，在VIVADO中一个run编译时支持的线程数阅读全文

posted @ 2018-06-26 17:52 super_star123 阅读(7384) 评论(0) 推荐(0)

IIC通信控制的AD5259------在调试过程中遇到的奇葩问题

摘要：首先说一下的遇到的问题： 1.AD5259按照SCL是100KHz的情况下，可以正常接收上位机的数据，但是一段时间后，就不能正确的按照时序来走了原因在于AD5259在接收到上位机的数据后需要一定的响应时间，而在这个响应时间内，scl和sda都不应该有任何的活动，否则会导致不能准确接收下一个数据的开阅读全文

posted @ 2018-05-22 18:59 super_star123 阅读(1001) 评论(0) 推荐(0)

FPGA基础架构总结

摘要： 1.为什么FPGA的整体逻辑的速度有限制？与ASIC相比较，AS指的是（application specific）专用集成应用，而FPGA是可编程逻辑，在实现的过程中，AS是直接用最基础的逻辑门实现数字电路的搭建，而FPGA是用LUT+FF搭建，它是可编程，也就是说可重构的，所以被设计成了一种岛状阅读全文

posted @ 2018-05-21 22:39 super_star123 阅读(7070) 评论(0) 推荐(0)

PLL到底是个啥么东西呢？

摘要： ——————————————————更新于20180826———————————————————————————— PLL：完成两个电信号的相位同步的自闭环控制系统叫锁相环。用电压控制延时，用到了VCO来实现DLL中类似的延时功能，是模拟电路。DLL：基于数字抽样方式实现的，在输入时钟和反馈时钟之间阅读全文

posted @ 2018-05-19 23:14 super_star123 阅读(14533) 评论(0) 推荐(2)