摘要：一、线性反馈移位寄存器（LFSR） 通过对事先选定的种子做运算使得人工生成的伪随机序列的过程，在实际中，随机种子的选择决定了输出的伪随机序列的不同，也就是说随机种子的选择至关重要。 产生伪随机数的方法最常见的是利用一种线性反馈移位寄存器(LFSR),它是由n个D触发器和若干个异或门组成的，如下图：
阅读全文
摘要：实现功能：检测出串行输入数据4位Data二进制序列0101，当检测到该序列的时候，out=1，否则out=0 （1）给出状态编码，画出状态图 （2）门电路实现 （3）verilog实现 首先规定Q3Q2Q1为刚输入的三位数，接下来要输入的数是A,Z为输入A以后的状态机的输出结果，则可以画出状态转换图
阅读全文
摘要：1.半导体二极管与MOS管的开关特性 二极管：正向导通，反向截止，但是要注意的是从反向截止到正向导通的时间极其短，但是从正向导通到反向截止要经过反向恢复（电荷存储效应）的过程，这个过程实际上就是存储电荷消失的时间，也是结电容的放电时间。（所以可以用于防止反相电流过大的情况） BJT：主要分为截止区放
阅读全文
摘要：一、HOG算法 HOG的一个详细的介绍：https://www.cnblogs.com/wyuzl/p/6792216.html fast-hog源码实现流程整理xmind HOG的核心思想是通过检测局部物体的梯度和边缘方向信息得到被检测物体的局部特征，HOG能较好的捕捉到局部形状信息，而且对几何以
阅读全文
摘要：GPIO是一种软件运行期间能够动态配置和控制的通用引脚 有不同的GPIObank，每个GPIO口的bank都会有编号的区分， 每个GPIO口除了通用的输入输出功能以外，还有其他复用功能，例如GPIO5_b4可以复用成： spi0_clk ts0_data4 uart4exp_ctsn 一、GPIO的
阅读全文
摘要：格雷码与卡诺图顺序 一、格雷码编码规则 画卡诺图的时候需要先将所有变量可能以格雷码的形式排列在方格两侧，所有变量有2^n个，虽然我们常用的变量为四个及以下，可以熟记格雷码，但为了学习还是有必要了解格雷码的编码规则。格雷码的基本特点就是任意两个相邻的代码只有一位二进制数不同，这样在数字电路中变化时每次
阅读全文
摘要：OC（Open Collector）门又叫集电极开路门，主要针对的是BJT电路（从上往下依次是基极，集电极，发射极）OD（Open Drain）门又叫漏极开路门，主要针对的是MOS管（从上往下依次是漏极、栅极、源极）线与逻辑指的是两个输出端直接互联就可以实现“AND”的功能，如下图如果按照该图的做法
阅读全文
摘要：首先还是把握大的系统框架： 我要实现的部分不包括DA以及AD的转换，主要是将SSP接收到的数据送入到FIFO中，然后经过FIR带通滤波器的处理后对该信号计算幅值并做PSD，然后处理的信号经过积分够一方面送入到FIFO一方面进行均值滤波（实际上就是在一定的积分门时间内做累加操作）。最后结果通过通信模块
阅读全文
摘要：数据结构：通俗点说，就是储存大量数据的容器。这里主要介绍Python的4种基本数据结构：列表、字典、元组、集合。 格式如下： 列表：list = [val1,val2,val3,val4]，用中括号；字典：dict = {key1:val1,key2:val2}，大括号，且每个元素是带有冒号的key
阅读全文
摘要：PCA的实质就是要根据样本向量之间的相关性排序，去掉相关性低的信息，也就是冗余的特征信息。 我们都知道噪声信号与待测量的信号之间实际上是没有相关性的，所以我我们利用这个原理就可以将与待测量无关的噪声信号PCA去噪 PCA的原理也就是它的简单的实现过程就是： 首先将样本数据构造成对应的数据矩阵，然后求
阅读全文
摘要：、查找表 LUT就是查找表，对于4输入的LUT而言，实际上就是4位地址位，一位数据位的存储器，能够存储16位数据，所以我们在FPGA设计中可以用LUT组建分布式的RAM。 这样也可以解释我们在设计中为什么要采用流水线的实现方法 因为当输入数据的位数远大于一个LUT的输入时，就需要用多个LUT级联来实
阅读全文
摘要：关于MOS管 NMOS: PMOS: NMOS是栅极高电平（VGS > Vt）导通,低电平断开,可用来控制与地之间的导通。适合用于源极接地时的情况（低端驱动），只要栅极电压达到4V或10V就可以了。 PMOS是栅极低电平（VGS < Vt）导通,高电平断开,可用来控制与电源之间的导通。虽然PMOS可
阅读全文
摘要：更新于20180823 时序检查中对异步复位电路的时序分析叫做（）和（）？ 这个题做的让人有点懵，我知道异步复位电路一般需要做异步复位、同步释放处理，但不知道这里问的啥意思。这里指的是恢复时间检查和移除时间检查。 在开始之前需要先搞明白的一点是为什么要保持建立时间和保持时间大于零，不满足的话会怎么样
阅读全文
摘要：一、SPI是一种常用的串行通信接口，与UART不同的地方在于。SPI可以同时挂多个从机，但是UART只能点对点的传输数据，此外SPI有四条线实现数据的传输，而UART采用的是2条实现串行数据的传输 1.SPI的主从机的接口模型 （master和slave在时钟的上升沿采样，下降沿发送数据。数据从最高
阅读全文
摘要：3种方法： 1.JPL近似的实现方法 2.调用IP模块的cordic算法实现效果 可选模式可以是fraction或者intergalactic 工程中输入数据的范围是远大于2的，于是我们可以采用实现方法是将所有的数据先归一化成-2~2之间，然后再进一步的采用cordic模块 IP的配置如下 3.牛顿
阅读全文
摘要：数据流中，用面积换速度-串行转并行的操作 并行转串行数据输出：采用计数方法，将并行的数据的总数先表示出来，然后发送一位数据减一，后面的接收的这样表示: data_out <= data[cnt];//cnt表示计数器 串行转并行数据输出：采用位拼接结束，将串行的数据总数先表示出来，然后发送一位数据加
阅读全文
摘要：在verilog编程中，常数与寄存器变量的乘法综合出来的电路不同于寄存器变量乘以寄存器变量的综合电路。知乎里的解释非常好https://www.zhihu.com/question/45554104，总结乘法器模块的实现https://blog.csdn.net/yf210yf/article/de
阅读全文
摘要：大纲 1，什么是流水线 2，什么时候用流水线 3，它的优缺点 4，使用流水线设计的实例 流水线实际上是将组合逻辑系统分割，然后在间隙插入寄存器，暂存中间数据。其思想就是要将大的操作分成尽量小的操作，每一步小的操作用的时间就越小，也就提高了频率，各小操作可以并行执行，所以提高了数据的吞吐率（操作的处理
阅读全文
摘要：http://blog.chinaaet.com/justlxy/p/5100053166大佬博客，讲的非常有条理的 1,基础知识 （1）定点数的基础认知： 首先例如一个16位的数表示的定点数的范围是：（MAX：16‘d32767 MIN： -32767#2^15-1#’）最高位符号位，三位整数位，
阅读全文
摘要：//计数器位数：NBITS//模数：UPTO 模N指的是计数器能表示的最多状态个数。
阅读全文
摘要：分频器是用的最广的一种FPGA电路了，我最初使用的是crazybingo的一个任意分频器，可以实现高精度任意分频的一个通用模块，他的思想在于首先指定计数器的位宽比如32位，那么这个计数器的最大值就是2^32=4294967296， 假设系统时钟为50MHz，那么假如要想实现输出频率为fout，那么可
阅读全文
摘要：总结： sorted 和list.sort 都接受key, reverse定制。但是区别是。list.sort()是列表中的方法，只能用于列表。而sorted可以用于任何可迭代的对象。list.sort()是在原序列上进行修改，不会产生新的序列。所以如果你不需要旧的序列，可以选择list.sort(
阅读全文
浙公网安备 33010602011771号