• 博客园logo
  • 会员
  • 众包
  • 新闻
  • 博问
  • 闪存
  • 赞助商
  • HarmonyOS
  • Chat2DB
    • 搜索
      所有博客
    • 搜索
      当前博客
  • 写随笔 我的博客 短消息 简洁模式
    用户头像
    我的博客 我的园子 账号设置 会员中心 简洁模式 ... 退出登录
    注册 登录

SOC/IP验证工程师

  • 博客园
  • 联系
  • 订阅
  • 管理

公告

文章分类 -  Assertion

断言
SystemVerilog中assert的用法以及asserton,assertoff和assertkill的用法
摘要:在sequence中的使用: class case0_sequence extends uvm_sequence #(my_transaction); … 10 virtual task body(); … 13 repeat (10) begin 14 `uvm_do(m_trans) 15 ge 阅读全文

posted @ 2022-11-26 20:46 SOC验证工程师 阅读(2500) 评论(0) 推荐(0)

systemverilog中立即断言和并发断言
摘要:简单的立即断言 测试平台的过程代码可以检查待测信号的设计值和测试平台的信号值,并且在存在问题的时候采取相应的行动。 断言里面的逻辑条件跟if语句里面的比较条件是相反的。设计者应该期望括号内的表达式为真,否则输出一个错误。 bus.cb.request <= 1; repeat(2) @bus.cb; 阅读全文

posted @ 2022-07-16 20:38 SOC验证工程师 阅读(833) 评论(0) 推荐(0)

 
博客园  ©  2004-2025
浙公网安备 33010602011771号 浙ICP备2021040463号-3