摘要：https://zhuanlan.zhihu.com/p/1976705769782141519 https://zhuanlan.zhihu.com/p/1976705769782141519 https://zhuanlan.zhihu.com/p/704500382 https://zhuan 阅读全文

摘要：SVA中的运算符非常丰富，是构建时序和逻辑关系的基础。我们可以把它们分为六大类来理解： 基本时序：## 定义时钟周期延迟。 蕴含（条件触发）：|->（同周期）和 |=>（下一周期）连接前提与后果。 重复（连续、跳转）：[*n]、[->n]、[=n] 描述信号的重复模式。 组合（与或非）：and、or 阅读全文

摘要：在SystemVerilog Assertion (SVA) 中，内置函数极大地增强了断言对设计行为的检查能力。这些函数可以大致分为几类：边沿检测、数值检查、位计数和历史值访问。 下面是 SVA 中主要内置函数的详细介绍和用法。 边沿检测函数 这类函数用于检测信号值在时钟边沿的变化情况 。 函数 描 阅读全文

摘要：在sequence中的使用： class case0_sequence extends uvm_sequence #(my_transaction); … 10 virtual task body(); … 13 repeat (10) begin 14 `uvm_do(m_trans) 15 ge 阅读全文

摘要：知乎： https://zhuanlan.zhihu.com/p/704500382 https://zhuanlan.zhihu.com/p/710295873 https://zhuanlan.zhihu.com/p/695942561 https://zhuanlan.zhihu.com/p/ 阅读全文