23-7-7工作日记 FPGA 锁存器、触发器

 

 

电平触发，输入时钟信号是使能后，输出才会随着输入数据的变化而变化
数据存储的动作取决于输入时钟的上升沿或者下降沿

 

触发器可以构成寄存器，一个触发器可以记忆1位，

把 n 个触发器的时钟端口连接起来就能构成一个存储 n 位二进制码的寄存器。

为什么要连接时钟端口？