摘要: 1、Warning: Synthesized away the following RAM node(s):Warning (14320): Synthesized away node "Square_FIFO:inst27|scfifo:scfifo_component|scfifo_re51:auto_generated|a_dpfifo_7231:dpfifo|dpram_d111:FIFO。。。注释:No action is required. If you do not want Analysis& Synthesis to synthesize these nod 阅读全文
posted @ 2013-11-13 16:27 huster911 阅读(878) 评论(0) 推荐(0) 编辑
摘要: SPI是一个环形总线结构,由ss(cs)、sck、sdi、sdo构成,其时序其实很简单,主要是在sck的控制下,两个双向移位寄存器进行数据交换。 上升沿发送、下降沿接收、高位先发送。 上升沿到来的时候,sdo上的电平将被发送到从设备的寄存器中。 下降沿到来的时候,sdi上的电平将被接收到主设备的寄存器中。由于项目中DAC8734只用于接收FPGA发送的刺激数据,不需要向FPGA发送数据,因此不需要对SDI信号编程。 阅读全文
posted @ 2013-07-09 11:05 huster911 阅读(1860) 评论(0) 推荐(0) 编辑
摘要: 1、Warning (12125): Using design file div.v, which is not specified as a design file for the current project, but contains definitions for 1 design units and 1 entities in project原因:模块不是在本项目生成的,而是直接copy了别的项目的原理图和源程序而生成的,而不是用QUARTUS将文件添加进本项目 措施:无须理会,不影响使用2、Warning (10230): Verilog HDL assignment warni 阅读全文
posted @ 2013-03-07 10:33 huster911 阅读(4356) 评论(0) 推荐(0) 编辑
摘要: 上文我们已经了解了SDRAM所用到的基本信号线路,下面就看看它们在SDRAM芯片内部是怎么“布置”的,并从这里开始深入了解内存的基本操作与过程,在这一节中我们将接触到有天书之称的时序图,但不要害怕,根据文中的指导慢慢理解,您肯定可以看懂它。首先,我们先认识一下SDRAM的内部结构,然后再开始具体的讲述。128Mbit(32M×4)SDRAM内部结构图(点击放大)芯片初始化可能很多人都想象不到,在SDRAM芯片内部还有一个逻辑控制单元,并且有一个模式寄存器为其提供控制参数。因此,每次开机时SDRAM都要先对这个控制逻辑核心进行初始化。有关预充电和刷新的含义在下文有讲述,关键的阶段就在于 阅读全文
posted @ 2013-02-21 19:43 huster911 阅读(325) 评论(0) 推荐(0) 编辑
摘要: 一、 SDRAM内存模组与基本结构 我们平时看到的SDRAM都是以模组形式出现,为什么要做成这种形式呢?这首先要接触到两个概念:物理Bank与芯片位宽。 1、 物理Bank 传统内存系统为了保证CPU的正常工作,必须一次传输完CPU在一个传输周期内所需要的数据。而CPU在一个传输周期能接受的数据容量就是CPU数据总线的位宽,单位是bit(位)。当时控制内存与CPU之间数据交换的北桥芯片也因此将内存总线的数据位宽等同于CPU数据总线的位宽,而这个位宽就称之为物理Bank(Physical Bank,下文简称P-Bank)的位宽。所以,那时的内存必须要组织成P-Bank来与CPU打交道。资格稍老的 阅读全文
posted @ 2013-02-21 15:59 huster911 阅读(218) 评论(0) 推荐(0) 编辑
摘要: SDRAM的究竟是怎么寻址的? SDRAM的内部是一个存储阵列,将数据“填”进去,你可以它想象成一张表格。和表格的检索原理一样,先指定一个行(Row),再指定一个列(Column),我们就可以准确地找到所需要的单元格,这就是内存芯片寻址的基本原理。对于内存,这个单元格可称为存储单元,那么这个表格(存储阵列)叫什么呢?它就是逻辑Bank(Logical Bank,下文简称L-Bank)。 SDRAM内部L-Bank示意图,这是一个8X8的阵列,B代表L-Bank地址编号,C代表列地址编号,R代表行地址编号。如果寻址命令是B1、R2、C6,就能确定地址是图中红格的位置 目前的内存芯片基本上都是4个 阅读全文
posted @ 2013-02-21 15:46 huster911 阅读(320) 评论(0) 推荐(0) 编辑
摘要: 时序时序,就是按照一定的时间顺序给出信号就能得到你想要的数据,或者把你要写的数据写进芯片;举个62256读数据的例子:先给地址, 地址保持的最短时间是:trc;再给CS片选;片选滞后地址的最短时间可以算出来; 再给OE(读信号);同样滞后的最短时间也可以算出来;数据线上本来是高阻态;这时,滞后OE一段时间之后,数据输出,直到数据有效输出并保持一段时间;然后OE变高;然后CS变高;然后改变地址;这时数据仍然保持一段时间有效;然后无效;然后高阻(至于图中的双线就得看具体选择或输入/出的高低电平了)你找一个62256看懂了,其它的芯片也都差不多了 阅读全文
posted @ 2013-02-21 15:24 huster911 阅读(820) 评论(0) 推荐(0) 编辑
摘要: 上大学以后,我开始有了拖延的毛病。立下目标无数,但时常却动力奇缺,常常在网上浏览着各色的小说和帖子,或是玩很无聊的弱智在线小游戏,却不愿碰专业书本或文献一下,甚至哪怕deadline就在几天之后,只有在deadline之前一点点时间才会因紧迫感而开始着手学习任务。这样下来,学业上总体来说算是马马虎虎,但却离自己的理想越来越远。总之,就是无法完全地上进,又不愿彻底地堕落。 拖延的基础,实际上是对自身很高甚至不切实际的期望。如果说完成任务是走过一块一人宽、十米长的厚木板,那么当它放在地面上时,几乎人人都可以轻松地走过。但对结果的高期望则像是将这块木板架到了两座高楼间十层楼高的地方,于是我们会害怕掉 阅读全文
posted @ 2013-01-07 14:02 huster911 阅读(145) 评论(0) 推荐(0) 编辑
摘要: 昨晚写完以后竟然没有保存成功,只能说我太衰了。。。很早就想写篇博客,但是由于文笔实在太差,也便作罢,只是看到很多人都写了对2012年的各种总结,于是心血来潮,写了这篇《别了,2012!你好,2013!》,以此来缅怀我那逝去的青春,同时许下自己2013年的愿望。2012,对于很多人都是充满了悲欢离合,我也不例外。2012年对于我来说算是发生了两件重要的事情:一是大学毕业了,离开了那个呆了四年也骂了四年,但是现在又无比怀念的母校;二是我来到了一个新的城市,新的学校,开始了我的研究生生涯。对于本科四年我真的不想多说,因为无话可说,在这里我荒废了人生最美好的四年,没有挂科也没得过奖学金,平庸的不能再平 阅读全文
posted @ 2012-12-31 23:09 huster911 阅读(201) 评论(0) 推荐(0) 编辑