摘要： 附录 DE2-115实验板引脚配置信息 DE2-115开发板：目标芯片Cyclone IV E EP4CE115F29C7；存储器：64MB x2 SDRAM、2MB SRAM、8MB Flash；... 阅读全文

摘要： 6.实验6：状态机 Part I ：简单的序列检测状态机 实现一个FSM用于识别2中指定的输入序列：4个1或4个0。输入信号为w，输出为z。当连续4个时钟w=1或0时，z=1；否则，z=0.序列允... 阅读全文

摘要： 5.实验五：时钟与定时器 Part I ： 设计实现一个3位BCD计数器，将其结果显示在7段码显示器HEX2—0上。通过使用DE2-115上的50MHZ时钟信号来驱动计数器，使其每隔一秒进行计数。... 阅读全文

摘要： 4.实验四：计数器 Part I ：16位计数器 图4.1中所示的电路是使用了4个T触发器的4位同步计数器。这个计数器在其使能信号有效时每当到来一个上升沿时即计数一次，当清零信号有效时，计数器结果... 阅读全文

摘要： 3.实验三：锁存器,触发器和寄存器 Part I ： 图3.1所示的电路由三部分不同的存储单元组成：一个D锁存器、一个上升沿触发的D触发器和一个下降沿触发的D触发器。 图3.1第四部分的电路... 阅读全文

摘要： 2.实验二：二进制与BCD码的转换及显示 本节实验主要实现二进制数字到十进制数字的转换以及BCD码的加法。 Part I ：二进制数字的显示 将开关SW15--0所设定的值显示在7段码显示器HE... 阅读全文

摘要： 1.实验一：拨码开关、led灯和多路选择器 这个练习的目的是学习如何连接简单的输入、输出设备到一个FPGA芯片，并且用这些器件实现一个电路。我们将用DE2开发板上的switches SW17-0作为... 阅读全文

摘要： SDRAM-controller Nport terasic core 详解 WG 摘要：在构建嵌入式系统选择存储器时，无论在集成度、功耗、价格等方面，SDRAM都有非常明显的优势。SDR... 阅读全文

摘要： Quartus II LPM使用指南 FIFO篇 BY WG http://www.cnblogs.com/wg2011/目录 说明 - 2 - 摘要 - 3 - 第一章 FI... 阅读全文

摘要： 摘要：TRDB_LTM是友晶科技公司最新推出的 4.3 英吋数字 LCD 触碰面板套件，可以通过GPIO方便的与 Altera DE2-70/DE2/DE1等开发板联机使用。本文是笔者在阅读LTM用户手册时做的一些笔记和大家分享。 阅读全文

摘要： 2011.12.26 阅读全文

摘要： 2011.12.2 41 . de2-115-TV的视频信号输出已经改到了LTM上了。2 . 已经将算法模块整理修改完毕，随后移植至de2-70和de2-115上。 阅读全文

摘要： 2011.12.23 阅读全文

摘要： 2011.12.22 【笔记】如何Real Time产生灰阶影像？ 阅读全文

摘要： [原创]Quartus II 实验流程说明书Abstract本说明书详细介绍了如何使用Quartus II进行建立工程、HDL文件输入、编译、仿真、引脚锁定、配置FPGA等实验流程。并且就学生在实验过程中的一些常见问题给出详细的解决方法。1 建立工程（1）首先打开 Quartus II 开发平台（笔者此处使用的是 Quartus II 9.1 版本），如图1-1所示。图1-1 Quartus II 窗口（2）新建工程，点击File，在弹出菜单中选择 New Project Wizard…，如图1-2所示。图1-2 新建工程（3）随后弹出新建工程引导窗口，如图1-3所示。根据提示填写工程目录（工 阅读全文

摘要： Quartus II使用Testbench方法1、建立好工程，编译无错。2、点击菜单栏中processing,选择start，选择start testbench template write。此时会自动生成testbench模板到项目文件夹simulation里面，后缀为.vt3、在quatusii界面打开.vt文件，进行修改编辑。4、在项目管理窗器件上右击选择件Device打开如下界面点击弹出点击NEW,打开如下界面5、按照.vt内容填写上面内容例如：module freq01_vlg_tst();freq01 i1 (// port map - connection between mas 阅读全文

摘要： 表 1 拨动开关引脚配置 Signal Name FPGA Pin No. ... 阅读全文