2024年4月30日

【Modelsim问题】# ** Error: (vsim-3170) Could not find 'lab1_tb'.

摘要：点击Quartus软件工具栏的Tools --> Run Simulation Tool --> RTL Simulation启动ModelSim仿真提示： # ** Error: (vsim-3170) Could not find 'lab1_tb'. 这是因为 testbench文件名与其中m 阅读全文

posted @ 2024-04-30 12:04 Doreen的FPGA自留地阅读(2) 评论(0) 推荐(0) 编辑

【Modelsim问题】error deleting "msim_transcript": permission denied lab1_nativelink_simulation.rpt

摘要：用Modelsim 仿真的时候提示：然后查看lab1_nativelink_simulation.rpt 文件有这样的提示：error deleting "msim_transcript": permission denied 阅读全文

posted @ 2024-04-30 11:50 Doreen的FPGA自留地阅读(1) 评论(0) 推荐(0) 编辑

2024年4月28日

【数字逻辑电路】VERILOG和VHDL

摘要：硬件描述语言（HDL）是一种用于描述数字电路结构和行为的建模语言。另外，HDL允许通过仿真测试设计的电路。硬件描述语言以文本格式表示时序行为和电路结构。此外，根据硬件模块的需求，HDL的语法和语义还包括表示时序和并发的符号。硬件描述语言中一个很好的例子是VHDL，它是VHSIC Hardware 阅读全文

posted @ 2024-04-28 15:50 Doreen的FPGA自留地阅读(1) 评论(0) 推荐(0) 编辑

【数字逻辑课程】【DE1-SOC】有限状态机

摘要：留白阅读全文

posted @ 2024-04-28 12:03 Doreen的FPGA自留地阅读(1) 评论(0) 推荐(0) 编辑

【数字逻辑课程】【DE1-SOC】计数器与分频器

摘要：留白阅读全文

posted @ 2024-04-28 12:03 Doreen的FPGA自留地阅读(1) 评论(0) 推荐(0) 编辑

【数字逻辑课程】【DE1-SOC】乘法器

摘要：留白阅读全文

posted @ 2024-04-28 12:02 Doreen的FPGA自留地阅读(2) 评论(0) 推荐(0) 编辑

【数字逻辑课程】【DE1-SOC】移位寄存器

摘要：留白阅读全文