摘要： 最近项目中要用到双向三态口，于是调用ALTERA 的Q2里LPM.从上到下分别是真值表,和RTL view里的视图及原理图模块.由于是双向口所以在modelsim里防真.以前曾自己用verilog写的module bidir_infer(data,read_write);input read_write;inout [1:0] data;reg[1:0] data_reg,state;//data_reg为映象寄存器，state为寄存器always@(read_write or data)begin if(read_write==0)//0为输出，1为输入，0时state寄存器的值附给映象寄存 阅读全文