随笔分类 -  FPGA

摘要：参考资料： https://blog.csdn.net/yake827/article/details/42651829 一、在matlab中编程 因为我想生成16进制的数，所以加了一个dec2hex，加了之后生成的文件有点问题，因为这个时候生成的y是两列字符，不是数字，可能因为这个原因生成的文件莫 阅读全文

摘要：一、问题描述 平台是ISE。我想实现调用ram ip核，先写进去一段数据，再读取这段数据，选用的是单口ram。 ADDRA：地址位。写的时候先赋地址，再给DINA赋数据就写进去了；读的时候直接赋地址，DOUTA就有数据了。 DINA：写数据位， WEA：写使能位， DOUTA：读数据位， 二、遇到的 阅读全文

摘要：参考： https://blog.csdn.net/moon9999/article/details/75020355 1.偶分频模块设计 偶分频意思是时钟模块设计最为简单。首先得到分频系数M和计数器值N。 M = 时钟输入频率 / 时钟输出频率 N = M / 2 如输入时钟为50M，输出时钟为2 阅读全文

摘要：一、功能 用三段式状态机控制LED，按键，按下是0.5s闪烁一次，再次按按键A是1s闪烁。 二、状态机转移图 三、连线 led_state描述状态机，key_test检测按键信号，前者作为顶层调用后者。 四、描述状态机要注意的问题 此处利用三段式描述。参考如下： https://blog.csdn. 阅读全文

摘要：用状态机思想编写的verilog代码生成状态机图会很方便检查和调试，quartus好像可以直接生成，ISE不行，需要用modelsim，步骤如下。 右键单击Simulate Behavioral Model，选择Process Properties。然后把Property display level 阅读全文