2026年1月14日
stage1 VIT加速器部署多层block
摘要： 了解模块 1、HLS代码模块与模块连接可能出现隐式截断，比如说两个15bit位宽连接到AXI_STREAM中会扩展到32位，但是连接下面的14bit位宽会截断高位。 解决方法：添加内部数据流接口，添加tlast信号。 添加tlast: for(int i = 0; i < OUTPUT_WORDS; 阅读全文
posted @ 2026-01-14 16:11 ziy_123 阅读(2) 评论(0) 推荐(0)
VIVADO综合卡住在Start Cross Boundary and Area Optimization
摘要： HLS生成IP资源过大无报错，但是一直卡住 Vivado在综合神经网络一直卡住，无任何报错信息，日志如下，经过查询问题是内存溢出，导致综合失败 Start Cross Boundary and Area Optimization Abnormal program termination (EXCEP 阅读全文
posted @ 2026-01-14 16:05 ziy_123 阅读(3) 评论(0) 推荐(0)