zhliao2

摘要： 如果640x480x60Hz的主要时钟频率是25.175Mhz的话，亦即1个列像素是39.7ns，那么可以用更高的源时钟是求得39.7ns的定时。说得简单一点就是配置一个定时器。假设源时钟是100Mhz，定时器的计数x是:x = 0.0397us / ( 1/100MHz )us = 3.97 = 4说明了用100MHz的计数要达到39.7ns就要大约计数4次800x600x60Hz最后一字的“60Hz”，表示该显示标准，在1秒内可以显示60帧图像（一帧等于一副图像）。以800x600x60Hz为说明对象我们知道1个行像素等于1056个列像素，而一个列像素需要25ns。换一句话说，一“帧”的图 阅读全文

摘要： 步骤如下图所示:1--在tool--MegaWizard Plug-In Manager2--点击Creat a new custom megafunction variation3--点击I0-ALTPLL,选择Verilog HDL,Cyclone IV E, 在FPGA_ceshi后命名pll_module,Z最后点击Next4--选取输入晶振为20MHz,点击Next5--取消划线部分打勾的,点击Next6--点击Next知道出现如下图表,选取Clock multiplication factor 为2,说明要倍频为2,相应的输出频率就变为了40MHz,点击Next7--一直点击Nex 阅读全文