怎么使用PLL(20MHz倍频40MHz)

步骤如下图所示:

1--在tool--MegaWizard Plug-In Manager

 

2--点击Creat a new custom megafunction variation

 

3--点击I0-ALTPLL,选择Verilog HDL,Cyclone IV E, 在FPGA_ceshi后命名pll_module,Z最后点击Next

 

4--选取输入晶振为20MHz,点击Next

 

5--取消划线部分打勾的,点击Next

 

6--点击Next知道出现如下图表,选取Clock multiplication factor 为2,说明要倍频为2,相应的输出频率就变为了40MHz,点击Next

 

7--一直点击Next直到出现如下图表,把pll_module_inst.v打上勾,最后点击Finish,点击Yes就Ok了

 

8--在File里面就可以找到相应的pll_module.v文件