zhliao2

摘要： 在ModelSim文件中.vo文件也是verilog语言描述的..sdo文件实际上芯片之间布线的延时文件,在布线时每个连接线之间的延时.包括器件的延时信息.D:\altera\11.1sp2\quartus\eda\sim_lib加载库文件,比如使用cyclone系列的器件，那就要使用cyclone_atoms.v。如果使用ALTERA的ip核，那么还需要使用altera_mf.v文件。如果altera的ip核中包括了用户的原语，还需要加入220model.v文件。以上对应的verilog HDL语言的库文件，同时使用VHDL语言的库文件后缀为.VHD。在实际的应用中的数据量很大，使用传统的方 阅读全文