altera产生网表后需要仿真注意的问题（前仿真/后仿真）

在ModelSim文件中

 

.vo文件也是verilog语言描述的.

.sdo文件实际上芯片之间布线的延时文件,在布线时每个连接线之间的
延时.包括器件的延时信息.

D:\altera\11.1sp2\quartus\eda\sim_lib加载库文件,比如使用
cyclone系列的器件，那就要使用cyclone_atoms.v。
如果使用ALTERA的ip核，那么还需要使用altera_mf.v文件。
如果altera的ip核中包括了用户的原语，还需要加入220model.v文件。

以上对应的verilog HDL语言的库文件，同时使用VHDL语言的库文件后
缀为.VHD。

在实际的应用中的数据量很大，使用传统的方法在测试文件中指定一定
时间的间隔的输入数据时不可能的，我们用其他的软件，比如excel，
matlab生成所需输入的数据，保存为.dat文件存好。
如： div1.dat。
之后在ModelSim中使用如下的语言调用文本，将文本中数据存在一个数
组中。
输出量很大时同理。我们需要把结果页打印到文本中，与行为模型（或
c语言版本的程序）所产生的标准输出量对比文件，这样可以很准确的
指导结果是否准确。