zhliao2

摘要： module hardreg_top(qout); output[3:0] qout; reg clock,clearb; reg[3:0] data; event end_first_pass; ---------------》28行 `define stim #10 data=4'b hardreg reg_4bit(data,clcok,clearb,qout); //调用另个模块。 initial begin clock = 0; clearb = 1;... 阅读全文

摘要： 1 常量HDL代码经常在表达式和数组的边界使用常量。这些值在模块内是固定的，不可修改。一个很好的设计惯例是用符号常量取代这些hard literal，这样做可使代码清晰，便于后续维持及修改。在Verilog中，可以使用localparam（本地参数）来声明常量。比方说，我们可以声明一个数据总线的位宽及数据范围为：?12localparam DATA_WIDYH = 8,DATA_RANGE = 2**DATA_WIDYH - 1;或者定义一个符号端口名称：?123localparam UART_PORT = 4'b0001,LCD_PORT = 4'b0010,MOUSE_PO 阅读全文