【转】 event的使用

module hardreg_top(qout);

        output[3:0] qout;
        
        reg        clock,clearb;
        reg[3:0]        data;

        event end_first_pass;              ---------------》28行
        
        `define         stim #10 data=4'b
        
        hardreg reg_4bit(data,clcok,clearb,qout);   //调用另个模块。
        
        initial
                begin
                clock = 0;
                clearb = 1;
                end
                
        always        #50        clock =~ clock;
        always@(end_first_pass)
                clearb = ~clearb;
        always@(posedge clock)
                $display("at time %0d clearb= %0b qout = %d qout=%d",$time,clearb,data,qout);
        
        
        initial
        begin
                repeat(2)        
                begin                        
                        data = 4'b0000;
                        `stim 0001;
                        `stim 0010;
                        `stim 0011;
                        `stim 0100;
                        `stim 0101;
                        `stim 0110;
                        `stim 0111;
                        `stim 1000;
                        `stim 1001;
                        `stim 1010;
                        `stim 1011;
                        `stim 1100;
                        `stim 1101;
                        `stim 1110;
                        `stim 1111;
                end                
           ->end_first_pass;            -------------》74行
                
                $finish;
        end
        endmodule 

转：http://bbs.eetop.cn/thread-157387-1-1.html