zhliao2

风雨兼程,一路向北-------fpga (Keep a quiet heart study)
【转】单片机的扩展RAM读写时序

用的是11.0592MHzSTC89C52做测试,

#include <reg52.h>

#define     uchar       unsigned char
#define uint    unsigned int

uchar        xdata        LD _at_ 0x7fff;

void delay(uint cnt)
{


         uint i;


         for(i=0;i<cnt;i++);
}

void main(void)
{

         uchar i;


         delay(1000);


         while(1)


         {


                  LD = 0x00;


                    LD = 0xf0;


                    LD = 0x73;


                   // i = LD;


                    delay(1000);


                    LD = 0xff;


                    delay(1000);               
         }


}

    LD就是扩展的外部RAM变量,地址是0x7fff,也就是说P2的最高位就是CS信号[低有效]。示波器测试了P0口任意一个数据的变化、CS的变化、WR\RD信号的变化。大体整理了一下,波形基本如下:

       另外,我还注意到除了第一次LD读操作需要5个指令周期外(1.085us*5),以后每次LD读操作都只要3个指令周期(1.085*3)。这也是从汇编的代码里仿真后得出来的结论。而从上图也可以知道CS有效时间其实是一个指令周期(1.085us)。平均3个指令周期完成一次数据传输(所谓的RAM方式读写数据),这应该是单片机和外部通信的最快速度了。

原文:http://bbs.ednchina.com/BLOG_ARTICLE_191074.HTM

 

posted on 2012-05-31 00:42  zhliao  阅读(710)  评论(0)    收藏  举报