NVMe主机控制器，AMBA-AXI4接口，Xilinx FPGA，介绍手册

NVMe AXI4 Host Controller IP

1      介绍

NVMe AXI4 Host Controller IP可以连接高速存储PCIe SSD，无需CPU，自动加速处理所有的NVMe协议命令，具备独立的数据写入和读取AXI4接口，不但适用高性能、顺序访问的应用，也适用于随机访问的应用，同时结合外部存储器（比如DDR），使得Host端的数据访问管理更加灵活。

无需CPU，NVMe AXI4 Host Controller IP自动执行对PCIe SSD的PCIe设备枚举和配置、NVMe控制器识别和初始化、NVMe队列设置和初始化，实现必须以及可选的NVMe Admin Command Set和NVM Command Set，实现对PCIe SSD的复位/断电/SMART/Error Information/Device Self-test管理、IO（Page）读写、DMA读写和数据擦除功能，提供用户一个简单高效的接口实现高性能存储解决方案。

NVMe AXI4 Host Controller IP读写的顺序传输长度是RTL运行时动态可配置的，最小是4K-Byte，最大是512K-Byte。每次读写访问，用户可以指定本次传输的顺序传输长度（4K~512K Byte），不同的顺序传输长度对应不同的DMA读写性能。

针对多路数据通道访问PCIe SSD，使用NVMe的多队列特性，NVMe AXI4 Host Controller IP支持灵活配置DMA读写的通道个数，按照NVMe队列优先级仲裁（循环仲裁或加权循环仲裁）机制，实现多个DMA通道对同一块PCIe SSD的高效访问，从而达到多路数据通道访问的并行需求和QoS要求。

1.1      特性

• 支持Ultrascale+，Ultrascale，7 Series FPGA
• 支持PCIe Gen4，PCIe Gen3，PCIe Gen2 SSD
• 无需CPU
• 自动实现对PCIe SSD的PCIe设备枚举、NVMe控制器识别和NVMe队列设置
• 支持对PCIe SSD的NVM Subsystem Reset、Controller Reset和Shutdown
• 支持NVMe Admin Command Set：Identify、SMART、Error Information、Device Self-test、Create/Delete IO Submission/Completion Queue、Set Features – Volatile Write Cache/Arbitration
• 支持NVMe NVM Command Set：Write、Read、Flush、Dataset Management
• 提供1个Admin命令接口，实现对PCIe SSD的复位/断电/SMART/Error Information/Device Self-test管理功能
• 提供1个IO命令接口，实现对PCIe SSD的IO（Page）读写、Cache Flush和逻辑数据块擦除功能；提供1个IO-AXI4-MM接口读写IO（page）数据
• 提供1个DMA命令接口，实现对PCIe SSD的DMA读写功能

n  提供1个DMA-AXI4接口实现DMA数据的输入和输出

• DMA读写的顺序传输长度可以动态配置，4K-Byte~512K-Byte；不同的顺序传输长度对应不同的DMA读写性能
• 针对多通道DMA需求，可以配置4个DMA命令接口，1个DMA-AXI4接口
• NVMe队列的个数（配置DMA通道的个数）和深度可配置，平衡对PCIe SSD的DMA性能和消耗的逻辑资源
• 支持循环仲裁（Round Robin Arbitration）和加权循环仲裁（Weighted Round Robin Arbitration）
• 支持NVMe Admin和IO命令的超时和错误处理恢复机制，提供详尽以及扩展的访问错误状态输出
• 支持的NVMe设备：

n  Base Class Code：01h（mass storage），Sub Class Code：08h（Non-volatile），Programming Interface：02h（NVMHCI）

n  MPSMIN（Memory Page Size Minimum）：0（4K-byte）

n  MDTS（Maximum Data Transfer Size）：大于等于顺序传输长度或0（无限制）

n  LBA Unit：512-byte，1024-byte，2048-byte或4096-byte

• 一个NVMe AXI4 Host Controller IP直接连接到PCIe SSD
• 易于集成的同步、可综合Verilog设计
• 通过完全验证的NVMe AXI4 Host Controller IP

 

链接：

https://files.cnblogs.com/files/zhang-fpgachipip/NVMe_AXI4_Host_Controller_IP.zip?t=1723186100&download=true