stm32和Zynq的中断抢占机制 - 实践

stm32和Zynq都支持中断抢占，但它们的搭建机制和细节有所不同。

1. STM32 (基于ARM Cortex-M内核)

STM32微控制器普遍采用ARM Cortex-M系列内核（如M0, M3, M4, M7等），其嵌套向量中断控制器（NVIC）提供了非常强大和灵活的中断管理功能，包括硬件级别的中断抢占。

1. 优先级配置：

   • 通过NVIC中的每个中断源都能够被分配一个可编程的优先级。
   • 优先级数值越小，优先级越高。优先级0是最高优先级。
   • STM32允许你将优先级寄存器分成抢占优先级和子优先级两个字段。这是通过NVIC_SetPriorityGrouping()函数或修改SCB->AIRCR寄存器来配置的。

2. 抢占机制：

   • 当处理器正在执行一个中断服务程序（ISR）时，如果一个更高抢占优先级的中断发生，那么当前正在处理的低优先级中断会被挂起，处理器会立即转去执行更高优先级的ISR。
   • 等高优先级ISR执行完毕后，处理器再返回到被挂起的低优先级ISR继续执行。
   • 子优先级不能决定抢占。它只在多个相同抢占优先级的中断同时等待处理时，决定先执行哪一个。它不能打断正在执行的同抢占优先级的ISR。

2. Zynq-7000 SoC

Zynq芯片分为处理系统（PS）和可编程逻辑（PL）两大部分。其中断体系更为复杂，但PS端的ARM Cortex-A9双核处理器也完全支持中断抢占。

1. 通用中断控制器（GIC）：

   • Zynq的PS端包含一个ARM标准的GIC-400控制器。它负责管理所有中断源，包括PS内部的中断（如定时器、GPIO）和从PL传来的中断。
   • 与Cortex-M的NVIC类似，GIC也为每个中断源提供了可编程的优先级。

2. 抢占机制：

   • GIC的中断优先级机制与Cortex-M的NVIC概念相似。
   • 每个中断源都有一个8位的优先级字段，同样数值越小，优先级越高。
   • 当一个高优先级中断到来时，它可以抢占当前正在处理的低优先级中断。
   • Cortex-A9内核在硬件上拥护这种中断嵌套。

3. 特殊考虑：

   • CPU模式：Cortex-A9有IRQ和FIQ两种中断模式。FIQ的优先级高于IRQ。这意味着一个被配置为触发FIQ的中断，一直可以抢占任何正在处理的IRQ中断（除非中断被全局屏蔽）。这提供了另一层抢占策略。
   • 软件复杂度：在像Linux这样的成熟操作系统中，中断处理分为顶半部（快速、屏蔽中断）和底半部（可延迟）。抢占行为会受到内核驱动程序编写方式的影响。但在裸机或RTOS环境下，能够像在STM32上一样直接管理GIC，构建完全的中断抢占。
   • 中断源：中断可能来自PS内部（如私有定时器），也可能来自您自己在PL中设计的IP核。对于PL来的中断，必须在Vivado中正确连接并分配中断号，然后在PS端通过GIC配置其优先级和触发方式。

3. 对比总结

特性	STM32 (Cortex-M)	Zynq PS (Cortex-A9)
中断控制器	NVIC	GIC-400
是否支持抢占	是	是
优先级规则	数值越小，优先级越高	数值越小，优先级越高
优先级配置	分组（抢占优先级/子优先级）	每个中断源独立优先级寄存器
特殊模式	无	协助IRQ和FIQ，FIQ优先级最高
典型应用环境	裸机、RTOS (FreeRTOS, etc.)	裸机、RTOS、Linux等完整OS
复杂度	相对容易，直截了当	更复杂，功能更强大