摘要： 写Verilog最重要的是心中要有电路图（这个是官方说法），我觉得也可以理解为你要能知道你自己写出来的Verilog代码能够综合出什么东西来。 以下部分是必做题： 实验一 选择器 实验二 译码器和编码器 实验三 加法器与ALU 实验六 移位寄存器及桶形移位器 实验七 状态机及键盘输入 前面三个都很简 阅读全文

摘要： 本博客用于记录我在一生一芯学习中所在手册中使用的比较有用的tips，可以方便后人学习，后续可能会根据新找的慢慢更新。 我全部都看一遍并且翻译出比较有用且常用的内容列出来，方便大伙使用和学习。 1.Verilating With the --binary option, Verilator will 阅读全文