《计算机组成原理》计组废人期末计划

目录

• 说明
• 第一章
  • （100%）计算机的指标（计算）
  • （30%）其他杂项（选择）
• 第二章
  • （30%）补码加减法（选择）
  • （50%）浮点运算
  • （猜测）关于流水线。（综合设计）
• 第三章
  • （72%）老师提名重点1：关于多模存储器（计算）
  • （88%）老师提名重点2：关于交叉存储器（计算）
  • （99%）老师提名重点3：cache存储器（计算）
  • （99%）主存和cache的三种映射 （填空or简答or计算）
    • 三种映射的优缺点
  • （33%）chache替换策略(简答，请解释...)
  • （33%）写操作策略（填空选择）
  • （99%）cache与虚存（填空）
  • （70%）段页式虚拟存储器（综合设计）
• 第四章
  • （12%）指令性能要求（选择填空）
  • （30%）指令格式（选择填空）
  • （99%）老师提名重点1：指令与数据的寻址方式（简答）
    • （92%）指令寻址（简答？）
    • （62%）操作数寻址
      • 间接寻址
      • 偏移寻址
• 第五章
  • （12%）CPU四个功能（填空）
  • （92%）5条指令周期工作原理（简答）
  • （92%）CPU的控制方式（简答 or 填空）
  • （99%）微程序控制器设计技术的原理（分析设计）
    • • 微程序原理框架图
      • （99%）相关习题（分析设计）
  • （92%）流水CPU
• 第六章
  • （72%）I/O接口模块的功能（填空）
  • （72%）总线总裁（简答题）
  • （88%）同步异步优缺点（简答）
  • （72%）总线的数据传送（填空）
• 第七章
  • （100%）磁盘计算题
  • （99%）磁设备如何记录信息？（简答）
• 第8章
  • （72%）I/O设备与外设间的传送方式（填空）
  • （72%）接口与I/O设备的概念（？）
  • （？）中断程序如何运行
  • （72%）多级中断如何运行？（简答）
  • （88%）三道例题
  • （68%）DMA解释（简答）

计组废人急救计划

说明

0~29%是老师没有提到的，但是我预测可能会考的

30~69%是基础概念

70-98% 是老师模糊提到的

99%是老师明确提到的

第一章

（100%）计算机的指标（计算）

• CPU执行时间=CPU时钟周期数Nc*CPU时钟周期
• CPI ，每条指令的周期数 = 执行程序的CPU时钟周期 / 程序的指令条数 Nc / IN
• MIPS， 平均每秒执行多少百万条（million）定点指令数

\[MIPS=指令数÷（程序时间*10^6） \]

• FLOPS:，每秒多少浮点操作次数 浮点操作数 / 程序执行时间

例题1，2

（30%）其他杂项（选择）

控制器中，一个基操叫指令，一串基操组成的序列叫 计算程序，简称程序，指令由操作码与地址码构成。

硬件要素：存储器、运算器、控制器、适配器、输入输出设备。

计算机系统层次结构由底层向上：微程序设计级、一般机器级、操作系统级、汇编语言级、高级语言级

硬件与软件等价性 ：软硬件之间会相互转换。

第二章

（30%）补码加减法（选择）

补码是反码末位+1

补码加法是 x和y的补码运算后 取掉进位。

补码减法是 转换成补码加法 ，转化方式：[x]补-[y]补->[x]补+[-y]补。

关于溢出，

00正数，01 正溢，10负溢出，11负数

（50%）浮点运算

简记：小阶向大阶看齐，阶码统一后尾数相加。

上溢下溢，舍入等略。

（猜测）关于流水线。（综合设计）

阶码比较->对阶操作->尾数相加->规格化

老师让我们看25页到28页，这里就截了第5题，

这些题又臭又多，自己斟酌着看把

题书28页

第三章

（72%）老师提名重点1：关于多模存储器（计算）

顺序方式中，高2位为4个模块中的一个，低3位为模块中的8个字。

交叉方式中，高3位为模块中的八个字，低2位为4个模块的一个，连续地址不在一个模块，可以实现流水式并行存储，可以大大提高存储器带宽。

（88%）老师提名重点2：关于交叉存储器（计算）

流水线公式：

t=T+(m-1)ε

顺序公式：

t=mT

（99%）老师提名重点3：cache存储器（计算）

它是解决CPU和主存速度不匹配，其速度在两者之间。

CPU和cache交换数据（以字为单位），cache与主存交换数据（以块为单位），块是若干个字。

公式备战：

命中率h

\[h=cache存储次数/ (cache存储次数 +主存存储次数) \]

ta是真实的平均访问时间， tc是命中时时间，tm时未命中时访问主存时间，

\[ta= h *tc + (1-h)* tm \]

访问效率e

\[e = tc / ta = 1 / （r+(1-r) h） （r=tm/tc） \]

​

（99%）主存和cache的三种映射 （填空or简答or计算）

三种映射的优缺点

直接映射，只适合大容量Cache采用，电路简单，但冲突概率高，利用率低

全相联映射，适合小容量Cache，利用率高，冲突低，但硬件复杂且投入大

级相联映射，折中方案，兼顾两者优点又尽量避免了两者缺点。


（33%）chache替换策略(简答，请解释...)

最不经常使用LFU，淘汰访问少的，但是不能严格反应近期访问情况
近期最少使用LRU，淘汰未访问次数多的，符合cache工作原理，能有更高秘境中铝

随机替换，容易实现，但是替换出的数据可能需要使用从而降低cache效率。

（33%）写操作策略（填空选择）

1. 写回法（只有当被换出时才写入主存，效率高但复杂）
2. 全写法（命中时，cache和主存都修改，简单但是慢）
3. 写一次法（折中，第一次写命中时才写入主存）

（99%）cache与虚存（填空）

三级存储体系中，cache-主存和主存-辅存 这两存储层次的 2 相同 4 不同

• 出发点相同

• 原理相同

• 侧重点不同

• 数据通路不同

• 透明性不同

• 未命中的损失不同

（70%）段页式虚拟存储器（综合设计）

第四章

复杂指令系统计算机CISC

精简指令系统计算机RISC（主流）

（12%）指令性能要求（选择填空）

完备性；

有效性；

规整性；

兼容性。（向上兼容）

（30%）指令格式（选择填空）

虽然计算题做的爽，但是几个概念还得稍微回顾一下。

一条指令通常要包括操作码字段和地址码字段两部分

n位操作码，对应最多运行2^n条指令

地址码三种格式

三地址指令 A3<-(A1)OP(A2) A3存结果，A1 是被操作数地址，A2是操作数地址

二地址指令 A2<-(A1)OP(A2)

​ 二地址指令分类：

• 存储器存储器（SS）型 最慢
• 寄存器寄存器（RR）型
• 寄存器-存储器（RS）型 最快

一地址指令 AC<-(AC)OP(A) AC是累加寄存器，PC是指令地址指针

零地址指令 如停机操作不需要操作数

关于指令字长度（二进制位数）和机器字长（电脑处理的二进制位数）

指令字长度=机器字长度 单字长指令

指令字长度=机器字长度 / 2 半字长指令

指令字长度=机器字长度 * 2 双字长指令

（99%）老师提名重点1：指令与数据的寻址方式（简答）

老师上课的时候说考试的时候会这么问：请你简述指令的寻址方式。

如果真的是问指令的寻址方式的话，直接答顺序寻址和跳跃寻址，并稍微说明以下即可。

但....是，由于老师上课讲的较为模糊，以下将所有内容整理下来作为参考，具体随机应变

（92%）指令寻址（简答？）

指令的寻址方式就分为两种，一种是直接寻址方式，另一种是跳跃寻址方式。

顺序寻址

指令地址在内存中按顺序排列，执行程序的时候，是按一条指令接着下一条指令的顺序执行。

具体过程如下：存储器取出第一条指令后，执行这条指令；接着从存储器中取第二条指令，执行第二条指令；接着取出第三条...

我们必须用程序计数器PC来计数指令的顺序号，来表示指令在内存中的地址。

跳跃寻址

跳跃的解释：是指下一条指令的地址码不是由计数器给出，而是由本条指令给出。优点，能实现程序转移从而构成循环程序，从而缩短程序长度。

（62%）操作数寻址

隐含寻址

不是明显给出操作数地址，而是在指令中隐含操作数地址。

举例，累加寄存器AC对单地址指令格式来说是隐含地址（AC作为第二操作数地址）。

立即寻址

地址字段不是操作数地址还是操作数本身，节省内存访问时间。

直接寻址

直接寻址，是在指令格式的地址字段中直接给出操作数在内存中的地址A，且操作数的地址是直接给出不经任何变换。

假设D表示操作数，那么直接寻址表达式是

\[D=(A) \]

间接寻址

间接寻址，对应于直接寻址，指令地址字段中的地址A不是操作数D的真正地址，而是操作数地址的指示器。

通常，是由寻址特征位I给予显示

I=0时，表示直接寻址，此时有效地址EA=A

I=1时，表示间接寻址，此时有效地址EA=(A)

缺点，两次访存，速度慢。

寄存器寻址

操作数放置CPU寄存器中时，指令中的操作数地址是通用寄存器的编号，EA=R得到操作数地址。

寄存器间接寻址

指令中的寄存器内容不是操作数，而是操作数的地址，该地址指明该操作数在内存中，EA=(R)

偏移寻址

是直接寻址和寄存器间间接寻址的结合。

算法：EA=A+（R）

它需要指令中提供两个地址字段，容纳在一个地址字段的形式地址A被直接使用，另一个地址字段被隐含使用。

此寄存器的内容加上形式地址A就是有效地址EA

三种方式

相对寻址

基址寻址

变址寻址

段寻址

由一个基地址加上寄存器提供的16位偏移量形成实际的20位物理地址，在形成过程中，寄存器的16位数自动左移4位，然后与16位偏移量相加得到内存地址。

堆栈寻址

数据的存取和栈顶地址打交通，指令需要一个堆栈指示器

进栈时用push，压入栈顶地址，堆栈指示器-1

退栈时用pop，从栈顶地址中弹出，堆栈指示器+1

第五章

（12%）CPU四个功能（填空）

指令控制

操作控制

时间控制

数据加工

（92%）5条指令周期工作原理（简答）

MOV

MOV取指：

1. 程序计数器PC装入第一条指令101
2. PC的内容放到地址总线ABUS上，对指存进行译码，启动读指令
3. 从101号地址读出的MOV指令通过地址总线IBUS装入指令寄存器IR
4. 程序计数器+1，变成102，为取下一条指令做准备
5. 指令寄存器操作码（OP）被译码
6. CPU识别出是MOV指令，至此，取指周期结束。

执行周期如下：

1. 操作控制器（OC）送控制信号到通用寄存器，选择源寄存器和目标寄存器
2. OC送控制信号到ALU，指定ALU传送
3. OC发送控制信号，打开ALU输出三态门，输出到总线DBUS上
4. OC发送控制信号，将DBUS数据打入数据缓冲寄存器DR上
5. OC发出控制信号，将DR中的数据打入目标寄存器R0上，R0的内容由00变为10，至此,MOV指令结束。

LAD

ADD

主要注意就是运算结果发过去后的第四步，通过DBUS打入缓存寄存器DR后，ALU产生的进位信号保存在状态字寄存器PSWR中

STO

注意一个点是第二步是OC发出操作命令，打开通用寄存器三态门（不经ALU是为了节省时间）

JMP(重要)

1. OC发出控制命令，打开寄存器IR三态控制们，将IR地址码101 发到DBUS上
2. OC发出控制命令，将DBUS的101码打入到程序计数器PC中，PC原先的106被更换，故下一条指令转移到101号单元中，至此，JMP执行结束。

（92%）CPU的控制方式（简答 or 填空）

重点记三种控制方式。

同步控制方式

1. 采用完全统一的机器周期执行指令
2. 采用不定长的机器周期
3. 中央控制与局部控制结合

异步控制方式（每条指令、操作控制信号需要多少时间就占用多少时间）

联合控制方式（同步异步结合）

（99%）微程序控制器设计技术的原理（分析设计）

微程序原理框架图

微程序原理框图主要由三部分组成：

控制存储器

微指令寄存器（分为微地址寄存器和微命令寄存器）

地址转移逻辑

（99%）相关习题（分析设计）

相关题目见题书84页。

（92%）流水CPU

题书79-81 随机

就个人而言，14题或者16题概率大。

题书162页

第六章

（72%）I/O接口模块的功能（填空）

控制

缓冲

状态

转换

整理

程序中断

（72%）总线总裁（简答题）

老师让你记住这个图，我猜可能会让你解释这三种仲裁，当然也可能选择题里面，自行判断，稍稍记了一下原理。

总裁方式分为：集线式总裁（简单，效率低）和分布式总裁（复杂，效率高）两类

其中，集线式：

菊花链查询：串行地从一个接口到下一个接口，如果一个接口无请求，就下一个接口。最近设备最高优先级。优点时简单易扩充，缺点是对电路故障敏感。

计数器定时查询：收到请求后，在BS线为“0”的情况下开始计数，当计数=设备地址时，设备置“1”并获得总线使用权。优点是可以方便改变优先次序，计数灵活，可以不从0开始，但是是以增加线路为代价

独立请求方式，当设备要求使用总线时发送请求信号，根据排队电路的优先次序来决定首先响应哪个设备请求。响应快，控制灵活，是当今普遍采用的方式。

（88%）同步异步优缺点（简答）

（72%）总线的数据传送（填空）

总线的信息传送，分为五个阶段：

请求总线

总线仲裁

寻址

信息传送

状态返回

第七章

（100%）磁盘计算题

（99%）磁设备如何记录信息？（简答）

219页，系统由磁记录截止、磁盘控制器和磁盘驱动器组成。

1. 将计算机并行送来的数据取至并-串变换电路，变为串行数据
2. 一位一位的写入电流驱动器进行放大并写到磁头线圈产生电流，从而产生磁化存储元
3. 读出时，记录介质相对磁头运动时，位磁化存储元形成的磁场在读磁头线圈中产生感应电势
4. 经放大检测后还原读入的数据
5. 最后通过串-并变换电路变换为并行数据，并行送至计算机

第8章

（72%）I/O设备与外设间的传送方式（填空）

无条件传送方式（慢速）

异步传送方式（中速）

同步传送方式（高速）

（72%）接口与I/O设备的概念（？）

这是老师让我们看的例题书上的121页

（？）中断程序如何运行

老师让我们看懂这些图，我也不知道要干嘛，这边就先截图一下。

（72%）多级中断如何运行？（简答）

考！！工作原理

多级中断系统根据中断事件的紧急程度分成若干级别，每一个中断级别将有一个优先级。优先级高的可以打断优先级低的中断服务程序，以程序嵌套的方式进行工作。

（88%）三道例题

（68%）DMA解释（简答）

DMA：直接内存访问

成组连续传送方式：DMA发停止信号给CPU，使其放弃总线控制权，DMA获得总线控制权后开始数据传送，传送完后，再告知CPU可以使用内存，将权限返还给CPU。CPU的状态是保持和不工作状态。简单但是内存效能未充分发挥。

周期挪用方式：I/O没有DMA请求的时候，CPU访问内存，否则，挪用一个或几个内存周期，适用于I/O读写周期大于内存存储周期的情况

透明DMA方式：将CPU的周期分为C1和C2，C1专门是DMA控制，C2是CPU访问内存，这种效率最高但业务逻辑最复杂。