会员
众包
新闻
博问
闪存
赞助商
HarmonyOS
Chat2DB
所有博客
当前博客
我的博客
我的园子
账号设置
会员中心
简洁模式
...
退出登录
注册
登录
木心的木偶
博客园
首页
新随笔
管理
上一页
1
2
3
4
5
6
···
8
下一页
2019年4月3日
创建仿真任务模板
摘要: 带传递参数的模板 调用模板 主函数模板
阅读全文
posted @ 2019-04-03 17:24 木心的木偶
阅读(230)
评论(0)
推荐(0)
2018年12月11日
极坐标
摘要: 改了原始背景,删除半径刻度 x1 = x * pi/180;figure;polarplot(x1,y2,'-r');set(0,'defaultfigurecolor','w') %%改背景
阅读全文
posted @ 2018-12-11 17:04 木心的木偶
阅读(594)
评论(0)
推荐(0)
2018年10月31日
直流滤波器 verilog
摘要: // dc filter- y(n) = c*x(n) + (1-c)*y(n-1) `timescale 1ps/1ps module ad_dcfilter #( // data path disable parameter DISABLE = 0) ( // data interface input clk, input ...
阅读全文
posted @ 2018-10-31 13:48 木心的木偶
阅读(791)
评论(0)
推荐(0)
2018年10月26日
ad9361自测试校准
摘要: #include "config.h" #include "CONFIG_FPGA_ALL.h" #include "xparameters.h" #include "xil_io.h" #include "sleep.h" #include "ad9361_api.h" #include "ad9361.h" #include "xil_printf.h" double param[10];...
阅读全文
posted @ 2018-10-26 10:23 木心的木偶
阅读(2025)
评论(0)
推荐(0)
2018年9月28日
verilog function功能函数写法
摘要: function [15:0] sm2tc; input [15:0] din; reg [15:0] dp; reg [15:0] dn; reg [15:0] dout; begin dp = {1'b0, din[14:0]}; dn = ~dp + 1'b1; dout = (din[15...
阅读全文
posted @ 2018-09-28 11:10 木心的木偶
阅读(2413)
评论(0)
推荐(0)
2018年9月25日
gardner 算法matlab实现
摘要: % 仿真4比特原始数据与星座图的编码映射过程; % 完成16QAM信号的调制解调; % 基带信号符号速率 ps =1Mbps; % 成形滤波器的滚降因子 a=0.8; % 载波信号频率fc=2MHz ; % 采样频率 Fs=8MHz ; % 绘制16QAM信号的频谱及时域波形; % 采用相干解调法仿真其解调过程; % 绘制解调前后的基带信号时域波形; % 将原始基带数据、QAM已调数据、滤波器系...
阅读全文
posted @ 2018-09-25 16:56 木心的木偶
阅读(4058)
评论(0)
推荐(1)
2018年7月23日
matlab 写文件
摘要: fid = fopen('data.txt','w');for oo=1:1:i if mod(oo,10) == 0 fprintf(fid,'%f,%f,\n',sI1(oo),sQ1(oo)); else fprintf(fid,'%f,%f,',sI1(oo),sQ1(oo)); enden
阅读全文
posted @ 2018-07-23 16:36 木心的木偶
阅读(454)
评论(0)
推荐(0)
2018年5月10日
git 服务器 LINUX端的使用
摘要: 首先,需要建立一个git服务器 这里介绍如何使用git这个服务器 我们在github上下载一份代码,里面有如下内容 我们使用git服务器的时候不能有.git 文件,所以在此将其删除 然后屏蔽上传编译文件 然后创建一个git 登陆服务器创建一个账户 On branch master Initial c
阅读全文
posted @ 2018-05-10 14:09 木心的木偶
阅读(647)
评论(0)
推荐(0)
2018年4月27日
adi i2s 提供的axi_lite接口说明
摘要: 总共定义了4个寄存器,位宽32位,也就是 偏移地址*4以下是PS写数据when 0 => I2S_RESET_REG <= wr_data; when 1 => I2S_CONTROL_REG <= wr_data; when 2 => I2S_CLK_CONTROL_REG <= wr_data;
阅读全文
posted @ 2018-04-27 17:46 木心的木偶
阅读(614)
评论(0)
推荐(0)
2018年4月25日
测信噪比的FPGA实现
摘要:
阅读全文
posted @ 2018-04-25 14:04 木心的木偶
阅读(708)
评论(0)
推荐(0)
上一页
1
2
3
4
5
6
···
8
下一页