随笔分类 -  verilog_code

1 2 下一页
verilog function功能函数写法
摘要：function [15:0] sm2tc; input [15:0] din; reg [15:0] dp; reg [15:0] dn; reg [15:0] dout; begin dp = {1'b0, din[14:0]}; dn = ~dp + 1'b1; dout = (din[15... 阅读全文
posted @ 2018-09-28 11:10 木心的木偶 阅读(2420) 评论(0) 推荐(0)
插值滤波器
摘要：这里写了一个测试文件。 首先定义一个dds产生一个信号 对应时钟 这里产生两个时钟 这里进行多倍插值。插值的个数取决于输入的时钟和数据时钟的关系 然后我们直接滤波。这里用的是CIC滤波。 这里可以看出。插值后滤波是可以直接还原信号的。也就是改变数据速率可以先进性插值，然后再抽取，就可以实现小数呗插值 阅读全文
posted @ 2018-04-10 17:30 木心的木偶 阅读(1496) 评论(0) 推荐(0)
自动增益控制
该文被密码保护。
posted @ 2018-04-02 14:29 木心的木偶 阅读(3) 评论(0) 推荐(0)
verilog 仿真时读取txt文件
摘要：matlab 写txt文本的代码 verilog 对应的写文件，写入IQ数据 阅读全文
posted @ 2018-03-08 14:36 木心的木偶 阅读(8387) 评论(0) 推荐(0)
verilog 异步复位代码
摘要：module reset_sync (input clk, input reset_in, output reset_out); (* ASYNC_REG = "TRUE" *) reg reset_int = 1'b1; (* ASYNC_REG = "TRUE" *) reg reset_out_tmp = 1'b1; always @(posedge... 阅读全文
posted @ 2018-01-16 16:26 木心的木偶 阅读(2618) 评论(0) 推荐(0)
RROR: [XSIM 43-3238] Failed to link the design.
摘要：RROR: [XSIM 43-3238] Failed to link the design. 仿真时遇到上述错误，在tcl下运行 set_property -name {xsim.elaborate.xelab.more_options} -value {-cc clang} -objects [ 阅读全文
posted @ 2017-12-25 16:12 木心的木偶 阅读(2269) 评论(0) 推荐(0)
axis 数据流
摘要：产生数据流的代码 模板 重新修改了下 阅读全文
posted @ 2017-10-12 17:18 木心的木偶 阅读(535) 评论(0) 推荐(0)
简化版的AXI-LITE4和配合使用的RTL
摘要：配合使用的RTL代码如下 阅读全文
posted @ 2017-10-11 12:21 木心的木偶 阅读(665) 评论(0) 推荐(0)
声明寄存器ROM
摘要：同时可以考虑双端口ROM 阅读全文
posted @ 2017-09-13 15:28 木心的木偶 阅读(478) 评论(0) 推荐(0)
AD9361寄存器配置顺序，循环模式，自收自发
摘要：function [18:0] cmd_data; input [11:0] index; begin case(index) 12'd0 :cmd_data={1'b1,10'h000,8'h00};//set spi -- 12'd1 :cmd_data={1'b1,10'h3df,8'h01};//set init -- 12'd... 阅读全文
posted @ 2017-08-11 12:00 木心的木偶 阅读(5058) 评论(1) 推荐(0)
配置差分约束
摘要：usrp e310 的约束 阅读全文
posted @ 2017-08-10 16:10 木心的木偶 阅读(1138) 评论(0) 推荐(0)
verilog-testbench 时钟和复位模板
摘要：边沿触发模板 inout型testbench的写法 阅读全文
posted @ 2017-08-03 11:10 木心的木偶 阅读(2122) 评论(0) 推荐(0)
AXI Traffic Generator 生成axi-lite axi4 axis 的IP
摘要：addr.coe ctrl.coe data.coe mask.coe 首先看addr 先发出的数据是 40 44 其次是rdata 阅读全文
posted @ 2017-08-02 15:37 木心的木偶
verilog-产生axis数据流
摘要：首先这是产生aixs数据流的代码 这里是仿真的代码 阅读全文
posted @ 2017-08-02 15:32 木心的木偶
verilog-HDMI-I2C-write
该文被密码保护。
posted @ 2017-07-31 18:51 木心的木偶
verilog-I2C_read
该文被密码保护。
posted @ 2017-07-31 14:47 木心的木偶
verilog-复位延迟
该文被密码保护。
posted @ 2017-07-31 14:43 木心的木偶
verilog-ad9361-if
该文被密码保护。
posted @ 2017-07-31 14:39 木心的木偶
verilog -lvds转换
该文被密码保护。
posted @ 2017-07-31 14:37 木心的木偶 阅读(2) 评论(0) 推荐(0)
verilog-时序约束
该文被密码保护。
posted @ 2017-07-31 14:26 木心的木偶

1 2 下一页