要努力做超人

摘要： 阅读全文

摘要： 第一阶段：预备 1寄存器映射：将外设映射在寄存器上，通过对寄存器修改来操作外设。STM32最高支持4G的地址，分为了8个BLOCK，每个BLOCK大小是512M，其中片上外设部分在当前学习阶段较为重要 ，APB1、APB2、AHB1、AHB2是速度不同的总线， GPIO都在AHB1上。 2.对某IO 阅读全文

摘要： 在平时的设计中，因为只进行RTL设计，通常忽略了稍微底层的一些东西。以至于很多知识都不知道。 偶然在看别人的求职经验中看到一个问题，触发器与锁存器的区别。。。emmmm?这有区别吗？ 答案当然是有的。电平敏感的存储器是锁存器。而触发器，则是边沿敏感的。通常来说交叉耦合的门构成的双稳态的存储原件称为触 阅读全文

摘要： 其实握手在平时设计的时候已经用到了，只是因为这知识实在是太基础，以至于都没有在意这种方法叫什么名字。废话不多说，开整。 握手其实就是通信的双方需要传输数据时，要发送数据的一方产生请求信号，接收方的此时如果可以接受，就会产生响应信号，发送方检测到响应信号后就开始发送。 实际就是我们常用的req、ack 阅读全文

摘要： 最近在做项目时，发现在SPARTAN6的设计中，由时钟管理IP分出来的时钟线是不能直连到一些到普通IO。根据错误提示，需要加一个ODDR2。 该模块是一个IO BUFFER，将ODDR的D0连到高电平，将D1连到低电平，将时钟连到C0，将时钟取反连到C1然后将ODDR的输出再连到FPGA的引脚上即可 阅读全文

摘要： 1.简介 I2C总线是PHILIPS公司推出的一种在电子通信控制领域常用的串行通信总线，是一种简单、双向通信、二线制、同步的串行总线，具有连接线少、控制简单、通信速率高等优点。用数据线SDA和时钟线SCL构成通信线路，各器件可并联到总线上实现数据收发，器件间彼此独立，通过唯一的总线地址区分。 I2C 阅读全文

摘要： 时钟信号特性有：抖动(Jitter)、偏移（skew）、占空比失真(Duty Cycle Distortion) 偏移SKEW 因时钟线长度不同或负载不同，导致时钟到达相邻单元的时间不同，这个时间上的偏差就叫时钟偏移SKEW。 在上图中的Tskew=Tc1-Tc2 偏移会一直存在，因此FPGA在设计 阅读全文

摘要： 逻辑资源： 以Xilinx-SPARTAN6-XC6SLX25为例 LC Logic Cell 逻辑单元 首先介绍概念最简单的逻辑单元，Logic Cell是Xilinx定义的一种标准，用于确定不同系列器件的“大小”。而在所有器件中，LC与LUT都有一个比例，但不同器件的LUT和FF搭配不一定相同， 阅读全文

摘要： Xilinx芯片的时钟信号从普通IO输出时，在map过程中会出错，对此有两种解决方案； 1.在ucf文件中，添加对应的约束文件； 例如【PIN "U0_1/clkout2_buf.O" CLOCK_DEDICATED_ROUTE = FALSE;】其中" "中的时需要从普通IO输出的时钟名称或者BU 阅读全文

摘要： 1.编辑器 （1）Sublime_text 1）设置中文：https://jingyan.baidu.com/article/59703552bc354d8fc007400e.html 2）支持verilog：https://blog.csdn.net/Vela_yang/article/detai 阅读全文