一起开会

摘要： 第五题，当被驱动信号处于未定义状态时，信号值驱动为0。 注意按位与（&）和逻辑与（&&）的区别。 第七题：XNorgate同或门，即异或门的取反。异或是相同取0，不同取1。符号为^，按位取反。没有逻辑异或 第九题：数字芯片7458 阅读全文

摘要： 这几章习题比较简单，注意一些基本概念，或许面试会考察 1.wire是verilog中的一种数据类型，代表的是信号，而不是连线。 2.大部分verilog代码之间的顺序不会对结果产生影响。assign描述的是端口之间的连接关系，而不是复制一次然后赋值。 这里要澄清一个容易混淆的概念，图中的绿线代表的是 阅读全文