06 2017 档案

FPGA基础知识（四）锁存器、触发器、寄存器和缓冲器的区别
摘要：一、锁存器锁存器（latch） 对脉冲电平敏感，在时钟脉冲的电平作用下改变状态锁存器是电平触发的存储单元，数据存储的动作取决于输入时钟（或者使能）信号的电平值，仅当锁存器处于使能状态时，输出才会随着数据输入发生变化。锁存器不同于触发器，它不在锁存数据时，输出端的信号随输入信号变化，就像信号通过一个缓 阅读全文
posted @ 2017-06-26 11:51 逐梦在路上 阅读(9310) 评论(0) 推荐(0)
FPGA基础知识（三）典型FPGA开发流程
摘要：FPGA的设计流程就是利用EDA开发软件和编程工具对FPGA芯片进行开发的过程。FPGA的开发流程一般下如图所示，包括电路设计、设计输入、功能仿真、综合优化、综合后仿真、实现、布线后仿真、板级仿真以及芯片编程与调试等主要步骤。 1． 电路设计 在系统设计之前，首先要进行的是方案论证、系统设计和FPG 阅读全文
posted @ 2017-06-21 20:17 逐梦在路上 阅读(2106) 评论(0) 推荐(0)
FPGA基础知识（二）FPGA芯片结构
摘要：目前主流的FPGA仍是基于查找表技术的，已经远远超出了先前版本的基本性能，并且整合了常用功能（如RAM、时钟管理 和DSP）的硬核（ASIC型）模块。如图1-1所示（注：图1-1只是一个示意图，实际上每一个系列的FPGA都有其相应的内部结构），FPGA芯片主 要由6部分完成，分别为：可编程输入输出单 阅读全文
posted @ 2017-06-20 09:20 逐梦在路上 阅读(8985) 评论(0) 推荐(2)
FPGA基础知识（一）查找表LUT和编程方式
摘要：第一部分： 查找表LUT FPGA是在PAL、GAL、EPLD、CPLD等可编程器件的基础上进一步发展的产物。它是作为ASIC领域中的一种半定制电路而出现的，即解决了定制电路的不足，又克服了原有可编程器件门电路有限的缺点。由于FPGA需要被反复烧写，它实现组合逻辑的基本结构不可能像ASIC那样通过固 阅读全文
posted @ 2017-06-19 21:20 逐梦在路上 阅读(10819) 评论(0) 推荐(2)
数字电路设计中DSP和FPGA的比较与选择
摘要：博主研究生所在的实验室是搞雷达的，项目所涉及的板卡都是DSP+FPGA架构的，至于原因，只知道FPGA是并行的，用来处理速度要求高，运算结构简单的大数据量过程或算法，比如接收处理天线各阵元采样的初始数据等；DSP是顺序的，用来处理数据量较低但运算量较大的算法，比如DBF算法、矩阵求逆算法等。看了下面 阅读全文
posted @ 2017-06-10 14:37 逐梦在路上 阅读(8079) 评论(0) 推荐(1)
高斯白噪声的Verilog实现
摘要：本文章主要讨论高斯白噪声的FPGA实现。简单的方法可以采用在Matlab中产生服从一定均值和方差的I、Q两路噪声信号。然后将两组数据存在FPGA中进行回放，以此来产生高斯白噪声。这种方法优点是产生方法简单占用FPGA资源少，但是他只能保证在回放噪声的一段数据是满足不相关特性的，段与段之间的数据是相关 阅读全文
posted @ 2017-06-09 17:09 逐梦在路上 阅读(7947) 评论(8) 推荐(0)
电源原理图设计心得
摘要：作为一个硬件设计的小菜鸟，在画项目电源设计部分的原理图时，遇到许多问题，现在对遇到的问题和解决心得做个总结分析，以供参考。 我进行电源部分的原理图设计一般步骤： 1.功耗分析。 设计电源首先要进行功耗的分析，把整个电路有关器件，特别是IC器件（如FPGA、DSP、AD、DA芯片等）的功耗做个预评估， 阅读全文
posted @ 2017-06-08 20:30 逐梦在路上 阅读(1386) 评论(1) 推荐(0)
关于AD9516芯片的硬件设计和FPGA程序编写心得
摘要：最近在做一个项目，其中有涉及时钟芯片AD9516的硬件设计和软件编程，有些使用心得，供大家参考讨论。 AD9516，这是一个由ADI公司设计的14路输出时钟发生器，具有亚皮秒级抖动性能，还配有片内集成锁相环(PLL)和电压控制振荡器(VCO)。片内VCO的调谐频率范围为2.55 GHz至2.95 G 阅读全文
posted @ 2017-06-05 21:07 逐梦在路上 阅读(10863) 评论(1) 推荐(2)