关于verilog a = '0 这种赋值方式的一个坑

写了个这样的代码：a[0] = 1'b1; a[5:1] = '0;
结果发现整个 a 信号都会被赋值为0，以后要注意点